还是一道ASIC笔试题，问verilog代码综合后的电路有何不同，仍求大神

超群天晴

题目是这样的
请说明下面语句综合后电路的区别

(1)

#5 a=b;

与

a= #5 b;

(2)

c=foo?a:b;

与

if(foo) c=a;

else c=b;

(1)题我答得是这样的，这两句话要实现的功能均是把b传递给a，只不过第一种写法的结果是需要在前一句代码执行完后延时5个timescale，a立即和b一致；而第二种写法使得a总是延后与b 5个timescale

(2)题我就不太清楚怎么回答了，虽然说if else 必须放在always结构里面，但是always综合出来的也可以是纯组合逻辑而不产生DFF，那样和问号选择语句功能不就一样了吗？

自己学得不扎实，求前辈指导！

Gary.wang

说的是综合后的电路：
1）综合后应该是一样的，延迟只作用于仿真，对综合无效；
2）这个不清楚，感觉都会综合出来mux；

超群天晴

回复 2# Gary.wang


    可能是题目我记错了，题目问的的确是“有什么不同”，我也考虑综合后电路是一样，那样就没办法回答

超群天晴

回复 2# Gary.wang


   Gary啊，#5的语句，能综合吗，还是说综合后没有延时？我一直以为只能做测试用

Gary.wang

回复  Gary.wang


   Gary啊，#5的语句，能综合吗，还是说综合后没有延时？我一直以为只能做测试用
超群天晴 发表于 2012-10-30 10:11

                               
登录/注册后可看大图

延迟语句不能综合，综合时候会自动忽略；这样写主要是为了仿真的时候调整时序；
而真正的时序调整会在STA阶段实现；

shxr

以我的理解，这两个写法综合出来都是一样的
楼主可以综合一下试试
1.综合工具忽略延时信息，忽略后二者代码一致，综合出来的一致
2.通常if……else……语句综合出来有优先级判断的电路，但这里只是1次判断，所以综合出来就是mux。而另一个三目运算符本来就是综合出mux。
so。。。我的答案如上

Timme

仿真表现不一样，综合后是一样的。上面的foo为不定态时c为不定态，下面的foo为不定态时c为b。

shxr

回复 7# zhq415758192


   这也算潇洒？

超群天晴

回复 6# shxr


    if else 有优先级吗？不是说优先级只能通过多个if语句才能实现吗？

jyq12356

第二题，貌似？：是综合出trisbuf，if else是mux的。