希望达人指导“时钟模块”设计，谢谢！

Gary.wang · 发表于 2012-10-26 09:25:03

您需要登录才可以下载或查看，没有账号？注册

x

对于ASIC的时钟模块设计，本人不是非常了解，只知道一二，除了功能需求分频和倍频外，有什么注意的地方，

或者有一些什么规则和建议，希望大家给一些建议！

Gary.wang · 发表于 2012-10-26 10:51:01

顶一下，比如clock gate ,clock mux都应该怎么设计？
直接调用lib里面的cell例化吗？

hover99 · 发表于 2012-10-26 10:52:52

直接例化clock cell。

IceXmas · 发表于 2012-10-26 11:07:14

同意樓上的話

Gary.wang · 发表于 2012-10-26 11:30:46

直接例化clock cell。
hover99 发表于 2012-10-26 10:52

登录/注册后可看大图

lib里面我找到了clock gating cell，但是clock mux是不是一般没有？

需要自己做？

wuxiaoqing1 · 发表于 2012-11-1 23:11:47

clock_mux 需要glitch free的。。。网上能够搜到的！

[求助] 希望达人指导“时钟模块”设计，谢谢！