折叠共源共栅运放，求指导

腐朽的青春99 · 发表于 2012-9-16 19:32:32

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由腐朽的青春99 于 2012-9-16 19:37 编辑

刚开始学analog IC，最近在调运放。调了个折叠共源共栅运放，可是相位总是很高，求大神们指导一下。。。用的共模反馈是理想的，是这个原因吗，上图！ QQ截图20120916192747.jpg

microstudent · 发表于 2012-9-16 20:23:02

你这个bode图还可以啊，你是想把相位裕度调低？可以降些偏置电流，把寄生极点往低频移。估计你现在的这个功耗不小。

fuyibin · 发表于 2012-9-16 20:53:44

你这个bode图还可以啊，你是想把相位裕度调低？可以降些偏置电流，把寄生极点往低频移。估计你现在的这个功 ...
microstudent 发表于 2012-9-16 20:23

登录/注册后可看大图

你不是瞎扯蛋么,别误导人家
floded cascode是一级opamp,主极点在输出极点，folded 点是高频极点
当然phase margin会很高
我劝楼主先把opamp的bias做好，不要照拉扎维的用电压bias，那会害死人的

semico_ljj · 发表于 2012-9-16 22:07:03

Vbias不是这样给的

腐朽的青春99 · 发表于 2012-9-17 08:25:52

回复 4# semico_ljj

谢谢，这点我还是知道的，现在还没来得及用管子加进来而已

microstudent · 发表于 2012-9-17 19:59:56

本帖最后由 microstudent 于 2012-9-17 20:01 编辑

回复 3# fuyibin

我是没弄懂楼主问的相位很高的那句话，这个图应该是正常的啊。
另外，如果保证输入对的偏置电流不变的话，降低cascode那两个支路的偏置电流确实会把寄生极点往低频移啊，有什么不妥的吗？我没否认主极点在输出端。

x_l_lai · 发表于 2012-9-17 23:16:20

回复 3# fuyibin

为什么嫌弃PM太高呢？是担心太高会影响OPA的setting time么，还是什么原因呢？求指导，谢谢

kingadam12 · 发表于 2012-9-18 15:50:51

不懂坐等大神

腐朽的青春99 · 发表于 2012-9-18 18:52:57

回复 7# x_l_lai

是这样的，要跑30M，不知道行不行啊？摆率大概也要一两百吧

semico_ljj · 发表于 2012-9-18 21:48:47

不用Ibias，部好确定电压，自己估计有可能出错！

[求助] 折叠共源共栅运放，求指导

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2