请假大侠，Altera FPGA 内部复位信号如何进行全局复位？

billzhou06 · 发表于 2012-9-11 14:53:49

您需要登录才可以下载或查看，没有账号？注册

x

请教大侠，现在在做一个项目，用到Altera的EP2C5 FPGA，内部逻辑产生一个复位信号，要进行全局复位，但是线的delay比较大，请问如何连在全局复位线上？这样可以减少delay，谢谢

清扬如昀 · 发表于 2012-9-12 08:40:56

采用全局时钟信号（Global_clock）

como19860708 · 发表于 2012-9-12 08:42:35

在assigment ---assigment editor中可对网络进行设置，是否使用全局布线资源。

billzhou06 · 发表于 2012-9-12 16:08:12

回复 3# como19860708

你好，我用的是Quartus II 11.0，请问具体是怎么设置呀？谢谢

billzhou06 · 发表于 2012-9-12 16:09:45

回复 2# 清扬如昀

你好，我用的是Quartus II 11.0，请问具体是怎么设置呀？谢谢

everhappy · 发表于 2012-9-12 19:04:06

全局布线资源够的情况下，综合工具会自动将扇出大的网表分配到全局网络，所以你所说的应该是多此一举。
如果还想自己上时钟网络，可以看datasheet，例化bufg这种时钟驱动器。就不知道复位信号是否能当时钟信号一样处理

FPGA小宇 · 发表于 2024-10-25 17:58:19

可以使用PLL的locked信号当作全局复位信号，也是经过全局路线的

[求助] 请假大侠，Altera FPGA 内部复位信号如何进行全局复位？