在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4861|回复: 6

[求助] 请假大侠,Altera FPGA 内部复位信号 如何进行 全局复位?

[复制链接]
发表于 2012-9-11 14:53:49 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教大侠,现在在做一个项目,用到Altera的EP2C5 FPGA,内部逻辑产生一个复位信号,要进行全局复位,但是线的delay比较大,请问如何连在全局复位线上?这样可以减少delay,谢谢
发表于 2012-9-12 08:40:56 | 显示全部楼层
采用全局时钟信号(Global_clock)
发表于 2012-9-12 08:42:35 | 显示全部楼层
在assigment ---assigment editor中可对网络进行设置,是否使用全局布线资源。
 楼主| 发表于 2012-9-12 16:08:12 | 显示全部楼层
回复 3# como19860708


  你好,我用的是Quartus II 11.0,请问具体是怎么设置呀?谢谢
 楼主| 发表于 2012-9-12 16:09:45 | 显示全部楼层
回复 2# 清扬如昀


    你好,我用的是Quartus II 11.0,请问具体是怎么设置呀?谢谢
发表于 2012-9-12 19:04:06 | 显示全部楼层
全局布线资源够的情况下,综合工具会自动将扇出大的网表分配到全局网络,所以你所说的应该是多此一举。
如果还想自己上时钟网络,可以看datasheet,例化bufg这种时钟驱动器。就不知道复位信号是否能当时钟信号一样处理
发表于 2024-10-25 17:58:19 | 显示全部楼层
可以使用PLL的locked信号当作全局复位信号,也是经过全局路线的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-25 15:27 , Processed in 0.023258 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表