在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: Timme

[讨论] 自己写的DDR2控制器(含PHY)在FPGA上跑到1066了【27楼更新手动PR/时钟树介绍】

[复制链接]
发表于 2012-9-3 21:03:17 | 显示全部楼层
膜拜大神!我用FPGA开发工具都只是让它自动跑流程,虽然知道可以手动设置约束,但还没有学习过人工去干预。希望能和大神多多交流!
发表于 2012-9-4 16:29:17 | 显示全部楼层
呵呵,楼主真牛,非常钦佩,我买的DDR PHY要十多万,还是美刀。
你能说说你的PHY是怎么做到吗?当成数字逻辑处理,仅用了双沿采样?还是加了延时线了?
发表于 2012-9-4 17:25:05 | 显示全部楼层
学习了,受益匪浅
发表于 2012-9-4 18:03:34 | 显示全部楼层
回复 1# Timme


    可否把这个经验整理成文档,以传后人
 楼主| 发表于 2012-9-4 19:39:11 | 显示全部楼层
本帖最后由 Timme 于 2012-9-4 19:52 编辑



就是搭个5级延时链,每级200ps左右,上电时写个校验码逐级读一遍,选最稳定的延时点固定即可。

用的是普通的I/O,不需要特别的器件。ASIC上用STD Cell就能搭出来。

1Gbps左右用这种简单的方法没问题。上到2Gbps应该就不行了,得用DLL。不过DLL也能用STD Cell搭出来。。。
发表于 2012-9-12 10:12:36 | 显示全部楼层
楼主讲一讲I/O口的约束吧!我比较困惑的是上级器件或是后级器件到本器件的一系列参数是怎么得来的,或是怎样估算一个较为准确的值,比如说PCB走线延迟?使用前级器件的时钟和所有器件使用同一个时钟,这些参数又是怎么得到呢?
发表于 2012-9-12 17:51:26 | 显示全部楼层
做个标记,慢慢学习
发表于 2012-9-12 20:47:24 | 显示全部楼层
标记一下,最近也要做个DDR2控制器,不过只要能在CYCLONEIII上,PHY跑到200MHZ就满足带宽要求了
发表于 2012-9-12 23:52:13 | 显示全部楼层
MARK一下,收获很大的样子,再好好看看
发表于 2012-9-13 21:43:04 | 显示全部楼层
谢谢大神指教,收获很大
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-24 20:22 , Processed in 0.201189 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表