在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 74260|回复: 96

[求助] ESD保护电路

[复制链接]
发表于 2012-8-17 09:22:51 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
下图是ROM芯片的IO保护电路,想请教一下以下三类保护电路的工作原理,越详细越好,

{@5{@_J~K1D]VCS~2{LU)SP.jpg ~[SQAY}5G6F_4T7HGA{1PJT.jpg E6DG}9G{SG3I45Z5C0W%9TW.jpg
V`9J@GD{UEV[VIA2_]SCBLQ.jpg
 楼主| 发表于 2012-8-17 15:27:03 | 显示全部楼层
求大侠指点啊!
发表于 2012-8-17 16:19:19 | 显示全部楼层
三言两语怎能解释清楚呢?我也是菜鸟,强烈建议楼主好好研究一下GGNMOS的ESD防护原理,这3张图都涉及到它,或者是此基础上栅上加了RC触发电路或其他的触发电路。。。。楼主可以看看柯明道中文的那本ESD书,入门够用了。。
发表于 2012-8-17 20:01:18 | 显示全部楼层
知道的不多,仅供参考哈~~
第一幅图:这个应该是电源对地的ESD,当电源VH上有瞬间高压脉冲时,利用RC低通滤波器的特性,电容上的电压不能突变,这样反相器输出高电平,把后面的NMOS管打开,提供ESD电流泄放通路,保护芯片内部的电路。
第二幅图:包含了输入端口和输出端口的ESD电路。先说输入的,当输入端口对地打负的ESD时,利用了栅耦合技术,利用输入PMOS管自身的CGD把自己耦合开,提供ESD电流泄放通路;不过这种方法有缺陷,就是有可能耦合瞬间不是所有的finger都能打开,这样电流就集中在某一个或者几个finger上,把MOS管烧坏(灯丝效应)。对电源打正的ESD时利用PMOS管的体二极管提供通路:同理对地打正或者负也是一样的原理
后面的电子和二极管构成了二级ESD保护。
输出的ESD电路其实也是一样的道理,看lz的电路图输出是半桥驱动电路,理论上只要输出POWER MOS足够大,就可以不用ESD,像很多DC-DC芯片中的SW端口一样。在打ESD时可以借用电源VIN到地的ESD。
发表于 2012-8-18 13:34:16 | 显示全部楼层
也在关注中
发表于 2012-8-18 18:25:14 | 显示全部楼层
回复 4# 寂寞的歌


    大哥,你怎么看出来是半桥驱动的,我只看出来是4个反向器串联。貌似不是4个二极管。。。。。本人拙见,请大神们指正。。。
发表于 2012-8-19 13:42:14 | 显示全部楼层
回复 6# qlmsdu


    明显不是4个inv,第一个是施密特触发器
 楼主| 发表于 2012-8-20 09:01:56 | 显示全部楼层
回复 3# qlmsdu

谢谢啦,我是需要做这些电路的版图设计,原理还是不很清晰!
 楼主| 发表于 2012-8-20 14:33:11 | 显示全部楼层
回复 4# 寂寞的歌


    很感谢!明白了一些!
发表于 2012-8-24 10:35:44 | 显示全部楼层
第一种适用于频率低的信号,一般我们是采用的第二种方法。由于栅漏间寄生电容的存在,ESD瞬态正电压加在PAD上时, NMOS上的栅极也会耦合一个瞬态正电压,因此NMOS上的每一个“手指”会一齐导通,不用到达Vt1就能进入寄生横向晶体管骤回崩溃区(snapback region)。栅极电压由 Rgate放电到地。这个瞬态电压持续的时间由栅漏寄生电容和栅地电阻组成的RC时间常数决定。栅地电阻必须足够大,保证在电路正常工作时这个栅极耦合NMOS管是关闭的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 21:33 , Processed in 0.032872 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表