ESD保护电路

8966585 · 发表于 2012-8-24 17:48:25

研究下

qlmsdu · 发表于 2012-8-26 15:35:58

回复 11# HeNavy

我又有点犯贱了，看见别人说的，我就想说两句，让我自己来说，却又说不好。。
个人觉得，这三个ESD保护电路有不同的用途，首先，第一个rc触发确实要考虑频率，但是楼主用这种保护电路是用于直流电源和地之间的，即power clamp。其次，第二幅图，是一种两级保护，一般用于输入电路。最后，第三幅图是用于输出电路，我问过我们的博士为什么只用了一个NMOS到vss的ESD保护，博士把我喷了，对我说“看书吧”，没给我解释，个人认为，有两种原因。1.上边PMOS尺寸大，有一定的自保护能力。处于这种考虑，PMOS的设计要考虑ESD性能。2.通过power clamp和下边的NMOS的ESD保护电路共同起作用来实现。个人偏向于后边的解释。因为第一幅图的的rc触发的power clamp如果效率足够强大，是可以只要下边NMOS保护电路。
3幅图有不同的用途。至于楼主说要怎样画版图。。还是希望楼主看书吧。想要真正搞ESD就要自己学习。
小弟也是初学者，希望能得到大神的指正。。

nancy2408 · 发表于 2012-8-27 09:48:29

回复 13# qlmsdu

你说的还真是，我做的是一款ROMC芯片，第一幅图是该芯片power的保护电路，第二幅是该芯片的输入保护，第三幅是输出保护。但我就是不知道它是如何保护的！

hjn1984 · 发表于 2012-9-23 20:57:22

我只总体说一下，这属于ESD的公司机密
这里面除了常规的GGNMOS 保护之外，还有二级保护，就是除了GGMOS以外，宽长比很大的管子（我公司有2种接法，分别是BUFFER，SWITCH（也就是TG门）。
这些都叫ESD电路，由GGNOMS（对外合对内放电2种模式） ESD电阻二级ESD电路组成。这些都属于大公司ESD部门去做，跟版图没多大关系。知道了对版图也没多大作用，跟我公司的大差不差。

sdc19821006 · 发表于 2012-9-26 20:29:27

很感谢！明白了一些

sxlwzl · 发表于 2012-9-28 00:10:25

这个好基础呀，我还是太菜了

jian1712 · 发表于 2012-9-28 13:40:57

回复 1# nancy2408
图1 4楼已经把原理讲了，这种esd电路的Vt1比GGNMOS低一些，可以通过调整前面的rc控制放电的时间和Vt1，Layout的时候把重点放在后面的nmos上面，这个nnmos要follow foundry的rule，同时注意金属线宽，这个esd电路在布局的时候比较随意一些，因为这个esd的导通均匀性比ggnmos好

图2 这是一个带有二级保护的esd电路，其实对于输入端而言用gcmos加一个隔离电阻足以进行HBM的esd防护，但是你们的designer加入二级保护，个人认为主要用于对CDM模式下的esd防护，所以图中标明两个diode要和后面的inverter的放在同一个well里面

图3 输出端只挂了一个GCNMOS，同时看到图中表明输出p/nmos要做成esd管，nmos有snapback特性，所以导通均匀性差，那么你们的designer比较保守，通过在后面挂一个gcnmos来保护输出nmos,但是pmos因为没有snapback特性，所以pmos自身具有一定的esd防护能力

其实楼主的designer在esd方面也是很有功力的，这么好的机会好好把握

拙见而已，欢迎指正，谢谢

sunyu · 发表于 2012-10-11 19:47:46

kkkkk

harrycetc · 发表于 2012-10-16 09:58:55

刚刚培训过不过全忘了

adanshen · 发表于 2012-10-19 12:45:31

three types of circuits.
1> between vdd and gnd, time based RC clamp circuit
2> input pad
3> output driver with non-overlap pre driver

all the gnd connected MOS will serve mainly using the body diode, with the drain
to gate distance longer than normal

[求助] ESD保护电路

站长推荐 /2