关于双阱工艺中的P阱

lyz5432

回复 6# zhaojia


   P阱和P-外延层之间参杂浓度不一样 这个我是知道的 我搞不懂的就是  由于他们是同种类型的半导体  他们之间就没有实现隔离

allen_tang

回复 10# lyz5432


    大多数CMOS工艺实际就只做N-well，NMOS直接放在p-sub上，p-sub作为P-well出现。
    所以NMOS很容易被noise干扰，就是这个原因才有了Deep N-well制程和台积电的NBL制程来提供相对独立的P-well。

lyz5432

回复 6# zhaojia


   参杂浓度不一样 就能实现隔离？  什么原理？

gaojun927

双井工艺本来就不能实现衬底和p阱的隔离，所有nmos的bulk必须是同样电位。之所以做阱，是为了便于分开优化器件特性，不是为了隔离。三阱工艺或者说deep nwell这些才能让nmos的衬底可以接不同电位。

lyz5432

回复 14# gaojun927


   分开优化器件特性？  能否举例说明?   没有能够弄懂您的意思

gaojun927

回复 15# lyz5432


   那是器件和工艺里的事情，用阱可以使外延层的掺杂浓度不需要和nmos的bulk掺杂浓度一致。

hapblade007

PMOS是做在NW里面，NＭＯＳ是做在PW里面，和衬底关系不大，衬底既可以用P型的也可以用N型的，就看device 的要求了。

kenliu

嗯，才看到这个问题，不知道还能不能不能帮上你。
双阱工艺的目的主要是通过两种杂质注入使得可控掺杂浓度。从而达到分别调节NMOS和PMOS衬底掺杂浓度的目的。衬底掺杂浓度不同会影响器件很多性能，最主要的是MOS的阈值电压，阈值电压作为MOS器件的最关键参数，它的大小直接受衬底掺杂浓度的高低影响。这个你可以去查下半导体器件原理的书籍。Vth的公式就能知道了，即Qsd/Cox这一项。当然由于掺杂浓度引起的衬底费米能级变化而导致的功函数差的变化也是会影响阈值电压的，不过这个影响不如Qsd/Cox项大。
但阈值电压通常可以通过专门的沟道注入来调节，双阱工艺的主要目的是在于改善寄生器件的参数，使其尽量不工作。例如传统的单阱工艺的话，P衬底由于掺杂浓度低故而方块电阻较大，那么你会发现一旦MOS电流较大或者漏源电压较大的情况下latchup往往会比较容易发生，即使版图上做了保护环和一定的电位优化也不能避免这种情况的发生。而且大部分latchup的发生基本上都是由NPN寄生管触发的正反馈信号所导致。通过P阱掺杂增加PMOS衬底掺杂浓度，一方面降低PMOS衬底方块电阻，使得latchup不容易触发，另一方面又增大了NPN寄生管的基区掺杂，减小了NPN管的放大倍率，同样也对latchup起到了遏制作用。

kenliu

至于隔离和双阱工艺没有任何关系，楼主理解得有点混淆，CMOS工艺中隔离用的是绝缘介质隔离场氧化或者STI，PN结隔离是不用的。

kenliu

至于噪声问题更和双阱没关系，对于线路上的噪声，是要根据噪声频率设计专门的滤波电路来消除的，譬如旁路电容滤波。这种设计中的电容有采用双多晶平板电容的，也有用金属和有源区掺杂的MOS电容的，看工艺和成本需要了。