关于ADC的INL/DNL测试问题

duke2050 · 发表于 2012-7-13 11:34:01

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

大家好，

最近在做ADC的静态参数仿真，本人所要测试的ADC为10bit 300Ksps。

如果采用码密度测试方法来测试INL和DNL的话，输入斜坡信号，假设每个code取10个点，那么仿真的时间就是3.33us*10*1024=34.2ms。
这个仿真时间有点太长了，请问各位大侠有没有什么其他的仿真方法？或者能让仿真速度提高的方法？

谢谢各位了！！

chipdesign · 发表于 2012-7-13 15:37:11

cadence - aps

duke2050 · 发表于 2012-7-13 16:14:40

呵呵，谢谢了啊，研究下看怎么用

半支烟 · 发表于 2012-7-13 18:50:31

完全没有必要仿真DNL/INL。你做个FFT看看动态性能就OK了

duke2050 · 发表于 2012-7-13 19:11:01

本帖最后由 duke2050 于 2012-7-13 19:14 编辑

回复 4# 半支烟

半支烟，看过您之前发表过的关于INL/DNL的帖子，呵呵，不过小弟是新手，没怎么看懂，呵呵
我想问问，论文上如果不写静态特性仿真可以吗？或者可不可以只仿真某个点（比如说512point)的INL/DNL？又或者我只从全0扫描到全1（每个code只采样一次），然后只查看输出结果有没有漏码就可以了？？
说实话，全部仿真的话时间确实比较长，呵呵

谢谢了！！

fuyibin · 发表于 2012-7-13 23:48:38

回复 1# duke2050

码密度测试输入ramp信号？谁告诉你的？码密度测试用sin作为输入的
仿真做INL/DNL需要太长时间，看看dft结果就好了

duke2050 · 发表于 2012-7-14 00:33:04

回复 6# fuyibin

我记得EE247上面码密度有用ramp信号的啊，小弟刚开始学习静态参数的测试，弄错的地方请您指点，谢谢了！！

California · 发表于 2012-7-14 10:43:28

回复 7# duke2050

仿真阶段可以用RAMP输入来求ADC DNL/INL，因为仿真阶段可以输入的RAMP信号是理想的；而测试阶段用的code density test一般采用sine wave信号，这是因为“理想或符合精度”的sine wave在测试阶段比较容易获取，而测试阶段比较难生成”理想或符合精度的ramp信号“。

duke2050 · 发表于 2012-7-14 11:10:04

回复 8# California

对，领教了，呵呵，谢谢指点！！

另外问一下，仿真精度方面，liberal和moderate之间的精度会不会相差很大啊？

tuza2000 · 发表于 2012-7-14 12:42:03

INL/DNL 测试可以用ramp输入也可以用sin'输入只是统计方法不一样，有一个转换公式。但结果理论上是一样的。因为sin输入既可以统计INL/DNL又可以统计SNR，所以测试的时候用sin的比较多，但是测试和仿真INL/DNL我更倾向于用ramp，因为那样不仅可以看INL/DNL ，更可以查看non-linearity,很直观，而sin输入则看不到

[求助] 关于ADC的INL/DNL测试问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2