在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 8993|回复: 19

[求助] 关于PLL中的DA相噪补偿(改善相噪和杂散)

[复制链接]
发表于 2012-7-9 11:58:06 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
小弟最近正在研究PLL中杂散和相噪改善的问题,其中涉及到DA spur compensation的问题,做了很多实验,结果都非常不理想!
相信有做过这方面研究的都有所了解。  这种方法大致为:将Delta-sigma结构中产生的相位误差(相噪和杂散产生的根源所在)提取出来通过DAC变换馈送到环路滤波器中补偿DSM结构产生的相位误差。以此达到改善相噪和杂散的目的。这种方法融合了相位内插的原理。
有实现过这种的前辈指点一下,如果有实际的设计实例就跟好了!!!万分感激!!!
 楼主| 发表于 2012-7-9 20:01:52 | 显示全部楼层
怎么没人帮助啊,自己顶一下 别沉了
发表于 2012-7-10 10:39:04 | 显示全部楼层
补偿了也不能百分百去掉。 不如用higher order delta sginma
 楼主| 发表于 2012-7-10 18:44:25 | 显示全部楼层
回复 3# liusupeng

现在采用的就是高阶DSM结构哈,请问你有做过补偿的方法吗?能不能详细给我说一下。。。。。不胜感激啊。。。。
 楼主| 发表于 2012-7-10 18:46:00 | 显示全部楼层
回复 3# liusupeng

现在采用的就是高阶DSM结构(MASH),想通过这种方法改善相噪和杂散。。。。请问你有采用过这种方法吗?能不能详细说明一下呢?  不甚感激啊。。。
发表于 2012-7-11 00:05:38 | 显示全部楼层
我最近也在搞这方面的东西,我看了些原理性的东西,但没具体搞DA补偿的方法,因为我发现环路中融合FIR滤波器概念也能很好的降低量化噪声引起的phase noise,实现起来可能更方便,好像有这方面的文章,可以查查。
你也可以采用高阶DSM结构的同时,压低pll带宽,同时引入更高阶的环路滤波器。

至于DA补偿,无非是想抵消掉pll环路不能滤掉的噪声,要用到多比特DSM,这个DSM的量化器的level数决定了补偿的效果(如果没有gain mismatch的话)。这个deta sigma DAC抵消多模分频器相位注入的同时也引入了量化噪声(整形后集中于高频部分),如果其DSM量化器的level数为32,量化噪声水平将减小1/32,亦即pll环路不能滤掉的噪声将减小至1/32.
发表于 2012-7-11 01:58:16 | 显示全部楼层
I guess the path mismatch between DSM-DA and FD-PFD limit the noise cancellation
 楼主| 发表于 2012-7-11 23:43:35 | 显示全部楼层
回复 6# longqingshan

你说的很对,单bit的DSM不行嘛?前面我一直采用的是单bit 的DSM结构输出
 楼主| 发表于 2012-7-11 23:44:56 | 显示全部楼层
回复 6# longqingshan

多级量化器如何实现呢?我还没怎么做过这方面的工作,求指点一下 谢谢
发表于 2012-7-12 16:30:08 | 显示全部楼层
补偿用DSM要用多比特。这里用的都是低通的DSM,量化噪声被整形到高频部分。如果补偿用DSM采用单比特,那么它补偿前面相位注入的同时,又引入了同样量级的量化噪声到环路中。所以你要用到多比特的DSM(也即将量化噪声功率降低,整形后的噪声功率谱整体下移)来降低噪声幅度。

多级量化器是指??
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 11:26 , Processed in 0.029612 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表