在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 3959|回复: 10

[解决] A/D采集如何拼接

[复制链接]
发表于 2012-5-5 23:46:39 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大侠,小弟有一事不明还请各位多多指教。现有一路300MHz的信号,我想用A/D去采,希望fs是1.2G,可是达不到,别人告诉我可以用4个300M的A/D去拼。实在想不通怎么拼,能说说原理吗?
发表于 2012-5-6 01:46:24 | 显示全部楼层
我也不知道怎麼拚, 不過你可以看書
发表于 2012-5-6 07:36:02 | 显示全部楼层
拼接的技术难度是相当大的,当然如果不考虑有效位数,还是可以拼接的。其实1.2G的ADC国半也是有的...
发表于 2012-5-6 09:45:36 | 显示全部楼层
产生4路90度相位差的300M ADC时钟,同步4路采样。
 楼主| 发表于 2012-5-6 19:02:24 | 显示全部楼层
回复 4# hjf2002_hk

那我FPGA工作的时钟岂不是要到1.2G了?FPGA系统时钟只能到300M。麻烦你细说下。。。。。。。。
 楼主| 发表于 2012-5-6 19:04:00 | 显示全部楼层
回复 2# haomeiya

我就是不知道哪方面的书有说这个具体的方法的
发表于 2012-5-7 09:02:42 | 显示全部楼层
看看TI或者ADI的高速ADC的demo板资料应该会多一些了解的。
 楼主| 发表于 2012-5-7 13:39:10 | 显示全部楼层
回复 7# hjf2002_hk

谢谢。
发表于 2012-5-10 09:10:42 | 显示全部楼层



其实这个说起来容易,实现起来就困难了
4个通道的匹配,clk skew和clk jitter都有很到的要求
一般都需要做digital calibration的
 楼主| 发表于 2012-5-13 21:43:38 | 显示全部楼层
回复 9# fuyibin
能麻烦你细说下原理吗,谢谢了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-20 12:51 , Processed in 0.033597 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表