A/D采集如何拼接

fuyibin

回复 10# wusinianjian

首先需要产生4相位的300M时钟，等效成1.2G的采样频率
然后去找300M的adc芯片，ADI/MAXIM/TI/LT都有类似的产品，到也许回禁止出口到中国吧，而且都挺贵的。
接着，说说这四个通道的要求
第一，full scale要一样，也就是满量程要相同，不然相同信号从不同 通道里出来的值不一样，但你能保证每个adc的满量程都一模一样？对于10bit误差最多也就1，2mV，所以可能需要通道之间的校正。
第二，对多相位时钟的skew和jitter要求都很高，四个相位不等间距，就会引入误差，这个误差也许是固定的，由你所选的器件，电路结构，pcb走线等因素决定，也能通过校正处理。
第三，就是时钟抖动，你需要仔细计算这个系统对时钟的要求，对于1.2G采样，输入信号最高600M，如果是10bit精度，那么时钟jitter要小于260fs，貌似要求有点高，哈哈。
最后，高速信号需要考虑阻抗匹配，如果各个通道看到信号由于不同的反射而各不相同，那也会影响性能。
不过什么应用要这么高的采样频率啊，莫非是雷达，我也见到过几个，也就5，6百M