关于电压降的问题--【已解决】

Langjity · 发表于 2012-5-2 16:49:15

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 Langjity 于 2012-5-4 18:06 编辑

一般要求电压降控制在5%之内，这指的是静态电压降呢，还是动态电压降啊？我在用EPS做early rail analysis时，发现static 和dynamic 这两者出来的结果差别非常大，对于static，IR drop 还是比较小的，
但是对于dynamic，很严重啊，我很难将其控制在5%之内啊！

还有就是我的库中没有decap 单元，只有fillcap，貌似它也是可以修复动态电压降的啊！
但是我添加之后好像没什么改善啊，什么原因啊？

求各位大侠指教！

asdl7562 · 发表于 2012-5-2 17:28:04

坐等牛人解答吧。。。只做过静态的

icfbicfb · 发表于 2012-5-2 17:37:07

静态5% 就够了，动态10% ，

fillercap就是decap啊，

power 分析和设置的input， power number， scaling number等有很大的关系，
本身就是个很模糊的概念，不是看到大的violation就有问题的，

要看你的芯片估计功耗准确否，

Langjity · 发表于 2012-5-2 20:21:31

本帖最后由 Langjity 于 2012-5-2 20:30 编辑

回复 3# icfbicfb

多谢指教！
那个fillcap具体该怎么添加呢？
我都是让工具在整个core里面自动添加的，感觉这样效果不太明显啊！

还有一般可否打横向电源条？
我总感觉打多了很别扭，并且也影响时序！

陈涛 · 发表于 2012-5-2 23:09:11

本帖最后由陈涛于 2012-5-2 23:10 编辑

静态一般控制在3%（VDD+VSS)，动态的peak （VDD+VSS）可能是静态的3～5倍。

加dcap最好的方法是：计算动态IRdrop，根据结果在hot spot加dcap，然后再在其他空地加一些

EPS会告诉你哪里应该加多少的，如果数字太离谱，就是你的power plan有问题了，不是加decap可以解决的