在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 8487|回复: 12

[求助] dft internal scan的问题

[复制链接]
发表于 2012-5-1 16:20:42 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
dft第一次做,虽然流程跑通了,但是目前仍有很多问题

   1. chip top一层pad,pin_mux,core三个模块,设计有27个scan_in, scan_out信号,但这些信号通过pin_mux模块复用到别的通用gpio上。复用使能信号由atpg_mode[1:0]==2'b11使能。也就是说,test_mode, scan_enable, scanclk, scan_rst,scan_in, scan_out通过atpg_mode[1:0]设为2'b11时使能。虽然通过hookup_pin将这些pin按照设计意图设定好,可以做dft_insert,扫描链也可以插入,但是做dft_drc -coverage时,不能trace到第一个寄存器,所以停在这里。查看生成的网表,扫描链生成,但是从scan_in[0]到第一个寄存器之间有很多组合逻辑,这块我该
如何设定,让dft_drc -coverage能过?假设scan_in[0]的chip_top上的pad为gpio_0,gpio_0到scan_in[0]的通路使用过pin_mux模块使能的。

   2. 如果直接在core这一层做dft和tmax都能通过,但是生成的stil是针对于core的,那能否修改到chip_top这一层直接使用。我查看了stil文件,有时候要求所有的pi为固定数据,那么意味着不能直接修改stil用到顶层。这该怎么办呀?

   各位,帮帮忙了,后面做p&r还等着我的数据呢,请各位帮帮忙。这个问题该如何解决。
 楼主| 发表于 2012-5-1 17:41:16 | 显示全部楼层
up一下,别沉了
 楼主| 发表于 2012-5-2 12:25:00 | 显示全部楼层
在顶一下,希望各位网友帮忙,谢谢了 !
发表于 2012-5-2 13:24:38 | 显示全部楼层
同问这个
发表于 2013-3-5 20:04:12 | 显示全部楼层
我也碰到这样的问题,这个叫internal pins follow.
我综合可以通过,但是tmax不行,guid上面说出来的spf不能直接用,
但是又不知道怎么修改!

望高手指教!
发表于 2013-3-5 22:35:29 | 显示全部楼层
回复 1# blue1025


    顺路看看~~~
发表于 2013-7-5 20:56:46 | 显示全部楼层
post DRC 是S1的Fatal Error吗 ?
发表于 2014-8-18 13:59:50 | 显示全部楼层
回复 5# Gary.wang


请问你搞定了吗?
我也卡在这儿了。
如果set_dft_drc_configuration -internal_pins enable,那scan可以顺利插完,但生成的spf文件后续工具报错,因为spf文件里会引用芯片内部端口。

求指教。
发表于 2015-3-27 09:59:00 | 显示全部楼层
遇到类似的问题,我是直接在TOP层插入扫描链的,使用了internal pin flow,在插入扫描链的时候Pre-DRC通过的,而且scan_chain已经顺利插入,但是在Post-DRC的时候,作为scan_out的GPIO出错。这样的问题要怎么解决?
发表于 2022-3-28 18:46:31 | 显示全部楼层
楼主,我也遇到同样的问题,ATPG的时候DRC报错,请问您是如何解决的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 06:34 , Processed in 0.023918 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表