请教一个每级1.5bits的流水线ADC中的开关电容比较器的问题

ch_00776 · 发表于 2012-3-28 21:18:26

回复 9# fuyibin

回复 10# wocaishidac

谢谢哦，我再看看论文~~

pop_mos · 发表于 2012-3-28 22:13:16

之前都是用的FLASH ADC，学习下。

engbe · 发表于 2012-3-28 22:34:43

顶一个别沉了

敏兹 · 发表于 2012-3-28 22:47:13

本帖最后由敏兹于 2012-3-28 22:49 编辑

这里电容的大小，最关键的是考虑前面MDAC的负载情况, 1/4是因为两个电容之间的比值为1:3

ch_00776 · 发表于 2012-3-29 08:16:17

回复 9# fuyibin

请问，比较器电容的大小怎么确定呢？

wjx197733 · 发表于 2012-3-29 09:35:09

再次重复ch_00776 提出的问题。

关键问题是电容的大小对Va-Vb的值有什么影响？仿真发现，Va-Vb的值比(Vinp-Vinn)-1/4(Vrp-Vrn)要小。不知道什么原因。

wocaishidac · 发表于 2012-3-29 10:12:31

不知道说啥好，前面的人已经说得很清楚了，你的c1 c2值太小，和comparator input cap相比可能是一个量级的。自己做个电荷守恒的公式推导就明白了，不思考只会张嘴在这里问，和spice monkey有啥区别？

wjx197733 · 发表于 2012-3-29 17:04:40

wocaishidac 同志应该是一个很严厉的人啊。

这个Pipeline ADC是用0.35的工艺做的，采样频率是50MHz。其实以前我也用0.5um的工艺做过，采样频率是10MHz。但是在0.5um工艺下，没有发现这个问题。我感觉0.5um工艺下管子的寄生电容应该更大一下吧。

我采用dj_max 和fuyibin的意见。在仿真时没有把电容和Va直接连在一起，而是通过一个增益为1的VCVS连接，这样电容C1和C2应该不会受到比较器输入寄生电容影响了吧。但是仍然出现Va-Vb的值比(Vinp-Vinn)-1/4(Vrp-Vrn)要小的情况。

另外问一个问题：我的MDAC中的采样采样电容Cs和反馈电容Cf都是1pF，就现在来看，前一级放大器的负载电容是3.6pF。如果增大C1和C2，以便忽略比较器的寄生电容，那么会直接导致前一级放大器的负载电容增大啊，能达到5pF吧，有点恐怖啊！！！

恳请各位大牛指点一下，谢谢！！。

wocaishidac · 发表于 2012-3-29 18:05:33

回复 18# wjx197733

我觉得这个问题并不难debug
va-vb比理论值小多少？
误差源总共有三个：一个是和vcm相连的switch charge injection，一个是comparator kick-back noise，最后就是comparator input cap，逐个检查，逐个优化问题应该能解决

另外运放负载3.6pF是怎么算出来的？

wjx197733 · 发表于 2012-3-29 19:15:34

回复 19# wocaishidac

前一级放大器会接2个开关电容比较器，于是有了0.6pF的电容；前一级放大器还会接下一级的增益级，于是有2pF的电容；最后放大器还会接本级的1pF电容，因此一共有3.6pF的电容。

[求助] 请教一个每级1.5bits的流水线ADC中的开关电容比较器的问题

站长推荐 /1