在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 8605|回复: 28

弱弱的问一个CPU主频为啥能跑到上G呢

[复制链接]
发表于 2012-3-6 14:58:52 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问一下CPU这个主频是指的系统时钟频率吗?数字电路的时钟频率能跑到500M已经算是超级高的了。想问下CPU这个主频上G,这个主频是指的什么频率呢?
本人CPU小菜一枚,希望各位不要嫌弃回答这个菜鸟问题
发表于 2012-3-6 19:42:42 | 显示全部楼层
13年以前的 奔腾III,使用0.25um工艺制造主频只有500M左右。栅长的减小和工作电压的降低能极大地缩短CMOS数字电路的延迟。所以现在纳米工艺的CPU,主频普遍在2GHz以上了。
CPU主频就是指的系统所用的各时钟中频率中最高的那个的频率。
 楼主| 发表于 2012-3-7 09:19:40 | 显示全部楼层
回复 2# ee8


   那为啥FPGA会限制数字电路跑的时钟大小呢?
发表于 2012-3-7 23:04:04 | 显示全部楼层
FPGA是半定制的芯片,里面的基本单元已经固定,依靠每次少些的SOF文件选择逻辑的实现。例如,想要实现一个与的逻辑,就会固定的将一个基本单元烧写成为与门。
所以这样的时钟频率确实不会很高。
但是FPGA本身可以达到较高的速率,和设计的复杂度成正比关系。
发表于 2012-3-7 23:05:41 | 显示全部楼层
其次是FPGA中都集成了PLL,这个PLL是可配置的,也就是说得在最高速和多配置性选择一个平衡点,所以注定PLL不能运行到极限频率,也就是不如不可配置的PLL性能好。
主频自然会有所降低。
 楼主| 发表于 2012-3-12 18:22:16 | 显示全部楼层




   恩,很有道理。学习了,谢谢。
发表于 2012-3-12 19:37:39 | 显示全部楼层
500MHz的周期就是2ns,2GHz对应的周期是0.5ns,线迟延咋搞定的?有高手报点库数据吗?
发表于 2012-3-12 20:55:50 | 显示全部楼层


500MHz的周期就是2ns,2GHz对应的周期是0.5ns,线迟延咋搞定的?有高手报点库数据吗?
js_shen 发表于 2012-3-12 19:37




    现在主流成熟工艺已经在45/40nm,32/28nm也处于试产阶段,按照1.0v core电压,28LP/SLP/LPP下,ss,一个最基本的nor/nand门的延迟大致为0.01左右,具体和Vt、fanout、driven strength、track、corner等有关
发表于 2012-3-16 11:18:22 | 显示全部楼层
学习了,解决了我很久的疑惑,谢谢
发表于 2012-3-20 00:23:18 | 显示全部楼层
工艺啊,架构优化,代码优化啊,后端时序优化
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 09:09 , Processed in 0.028923 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表