3657| 3
|
[求助] Altera DDR2 controller ip核后仿时,mem_dq信号比mem_dqs信号晚一个时钟周期 |
发表于 2012-3-31 13:42:11
|
显示全部楼层
| ||
|
||
发表于 2012-5-8 15:00:49
|
显示全部楼层
| ||
|
||