讨论一下这条verilog语句！高手请进！！！

chen.terry · 发表于 2012-2-25 17:18:36

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

在阅读代码的时候碰到这样写的语句，我现在有个疑问：
既然 ram21_pmf_i是定义成wire的，但是，它却有了保持作用，这是寄存器的功能！这是我仿真后观察到的结果。
assign ram21_pmf_i = (accu2_bypass == 1'b1) ? (accu2_result_i) : (ram21_pmf_i);

而我经常这样写：
assign ram21_pmf_i = (accu2_bypass == 1'b1) ? (accu2_result_i) : (8'd0);

前面的写法到底对不对！！请高手指教。

digitalimage · 发表于 2012-2-25 18:17:57

回复 1# chen.terry

前面的代码语法没错,但是会形成一个环路,综合的时候会报错,仿真的情况可能要取决于仿真器了.

jungswee · 发表于 2012-2-25 18:53:34

如二楼所说，前面一种写法会出现LOOP。

chen.terry · 发表于 2012-2-25 19:55:11

学习了。

wufuwei · 发表于 2012-2-25 20:15:44

受教了

dreamylife · 发表于 2012-2-25 23:18:37

回复 2# digitalimage

这个综合结果是否是MUX而不是寄存器，输出结果连到了输入？这样的电路既然存在为什么也要报错呢~

digitalimage · 发表于 2012-2-25 23:26:43

回复 6# dreamylife

不是很理解你要表达的意思,这样的回环电路在某些场合确实有,但是非常特殊,一般都是在模拟电路上.数字电路设计要绝对避免,所以一般的综合工具都会报错.

挂在天边的鱼 · 发表于 2012-2-26 09:25:00

这个电路综合出来应该是个锁存器吧...一般不建议在数字电路中使用锁存器，锁存器容易产生毛刺...

digitalimage · 发表于 2012-2-26 13:03:06

回复 8# 挂在天边的鱼
谢谢指出,我今天试了一下,altera的综合器确实把这个电路认成latch了.

digitalimage · 发表于 2012-2-26 13:04:20

回复 6# dreamylife
更正一下,我今天用altera的quartus实验一下,确实是latch,综合可以过.

[讨论] 讨论一下这条verilog语句！高手请进！！！

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2