【已解决】help,模拟版图导出的LEF看不到pins!

chenniao · 发表于 2012-1-16 19:36:08

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 chenniao 于 2012-1-17 16:46 编辑

用两种方法导出的LEF在encounter中PIN都是叠在block的左下角了，但是查看LEF文件却发现pin有指定坐标的，两者不一致，郁闷啊。。各位求救了，都整了两天了

。说下我导的办法，看有没有什么问题：

工艺是华虹的0.35

第一种办法：按网上的教程导的，先import lef, 接着stream out gds2后导入abstract,pin step的时候报有wrning,说电源地提不出来，我也没有管，next ..next,最后export lef。放到EDI中不行，PINS 叠在一起了。

第二种办法是参看的cadence_doc的pllclk的tutorial,疑惑的是它没有说import LEF,同时pin step中的map选项卡也没有填写。直接接pin,extract,abstract....。但我照着作了下，也能导出来LEF,但最终也能导出LEF,但最终也是在EDI中失败。

现在没有办法，哪位高手救下小弟。。。
另外，在PIN sep的时候那个map要不要填写，我模拟版图的所有标注都是用金属1层，没有text层，也没有pin层，要填写话是不是这样写：
（ Metal1 (metal1 drawing) ）我就是这样写的。反正没有报错。