LDO设计求助

wocaishidac · 发表于 2012-1-8 11:13:52

如果主极点在输出端，那第二极点就在error amp输出端，一般会引入一个零点去抵消第二极点。否则pm确实很难做上去

penyu1987 · 发表于 2012-1-8 22:15:39

回复 11# wocaishidac

我现在也这么认为,请问哪种零点引入方法效果比较明显,又不引入低频几点?
我打算用vccs+C的办法,不知道怎么样

li8806li · 发表于 2012-1-9 10:59:05

回复 11# wocaishidac

一般的话PM在多少合适呢？70~80的是不是会太大呢？

semico_ljj · 发表于 2012-1-9 13:07:11

55 PM应该不难！输出只要10ma没有问题

penyu1987 · 发表于 2012-1-9 15:40:43

回复 14# semico_ljj

用什么结构，能推荐下吗？谢谢

penyu1987 · 发表于 2012-1-9 15:54:03

回复 13# li8806li

是怎么搞到70-80的呀？

lindychen · 发表于 2012-1-9 16:48:13

电容用1uf-4uf，那肯定是片外电容，片外电容自然有ESR，那就会引入零点了，采用楼主使用的结构应该也可以达到要求的。

penyu1987 · 发表于 2012-1-9 17:12:46

回复 17# lindychen

设计要求尽量用1uf的电容，估计50m的ESR, 不能动...

li8806li · 发表于 2012-1-10 10:24:45

回复 16# penyu1987

我也不太清楚唉，仿真出来就是这样子？
这个是不是太大呢？

哦，还想请问下，stb时候，是夹在哪里呢？反馈回路里面呢还是MPSS的输入端，我看到有人这样子说

lindychen · 发表于 2012-1-10 10:54:30

假如使用1uf，50mESR的片外电容，那该电容引入的零点在3M左右，固定了的，那只有想办法把第二极点移到这个点附近了。你采用pmos 源随结构，不知道你的密勒补偿怎么补偿的，可以尝试下把补偿加在opa的输出端和opa的次主极点处。

账号		自动登录	找回密码
密码			注册

[求助] LDO设计求助