在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 9932|回复: 6

[求助] [已解决]dc综合后的一些警告

[复制链接]
发表于 2011-12-7 12:31:31 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 estyzq 于 2012-2-9 19:05 编辑

今天跑了dc综合,出现了一些警告,归结起来是以下两个类型
1.Warning: In design 'digit', the same net is connected to more than one pin on submodule 'tag_state_fsm'. (LINT-33)
   Net 'emod_0_' is connected to pins 'shift_bit_cnt[3]', 'shift_byte[7]', 'shift_byte[6]', 'shift_byte[5]', 'shift_byte[4]', 'shift_byte[3]', 'shift_byte[2]', 'shift_byte[1]', 'shift_byte[0]'.
2.Warning: In design 'tag_state_fsm', port 'shift_bit_cnt[3]' is not connected to any nets. (LINT-28)

其中,
信号emod_0_是一个固定在逻辑0的信号;
shift_bit_cnt[3],在tag_state_fsm模块中只是做了某个if(shift_bit_cnt[3])的使用
对于第一个warning的情况,如shift_byte[7:0]在多个模块中使用,但是在某个模块里面只是做了input,但是没有做任何的used和assigned。是不是因为这个愿意才出的这些警告??


感谢大家的帮忙,谢谢!
发表于 2011-12-7 13:29:41 | 显示全部楼层
没关系吧,就是些warning,综合完了 仿真下, formal下看看
 楼主| 发表于 2011-12-7 15:05:42 | 显示全部楼层
回复 2# icfbicfb


    多谢,我形式验证下是正确的了。
但是这些warning看着感觉不对,因为说某些信号和什么什么信号连接了,如果按照警告这样连接,那绝对是出错的
发表于 2011-12-7 18:06:06 | 显示全部楼层
1. 连接到多个pin,这个你可以查看网表,看看逻辑是否符合你的要求
2。有net 悬空。
 楼主| 发表于 2011-12-8 19:18:34 | 显示全部楼层
回复 4# eagle654321


    第一个警告我知道原因了,但是第二个我觉得不合理,这个shift_bit_cnt[3],被我在一个某快中做了一个if(shift_bit_cnt[3])的判断,这可以作为悬空来理解吗?
发表于 2011-12-10 22:02:06 | 显示全部楼层
lz能把fsm的rtl写下么??看看什么样的电路出来这样的warning
发表于 2013-1-12 14:24:06 | 显示全部楼层
我也是遇到过这样的问题 但是我基本上都是不管的  因为有些模块我是要重复使用的 但是重复使用的过程中又有些管脚是不用的 我也不要因为这几个管脚再重新写程序 所以就出现了2的问题
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 17:56 , Processed in 0.021421 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表