在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3062|回复: 4

[求助] 我下的例程少了两个模块altpll 和dcfifo,是不是跟Altera的设计工具有关啊,详见附件

[复制链接]
发表于 2011-11-30 21:16:22 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 lhf552004 于 2011-11-30 21:54 编辑

是不是跟使用Altera公司设计工具有关系啊,
我用的仿真软件是active-HDL 软件,芯片是xilinx 的spartan3
开发语言是verilog 语言
不知哪位大侠有这两个模块,可以发我一下,
或者指导一下,我哪里出错了,谢谢

程序.rar

6.57 KB, 下载次数: 14 , 下载积分: 资产 -2 信元, 下载支出 2 信元

 楼主| 发表于 2011-11-30 21:17:14 | 显示全部楼层
顶一个
发表于 2011-12-1 09:02:37 | 显示全部楼层
altpll 和dcfifo是altera的库文件定义的。
搜索一下怎么编译库文件
发表于 2011-12-2 03:31:53 | 显示全部楼层
仿真pll和fifo的话,由于这两个都是调用quartus自带的ip核生成的代码,所以里面有一些例化单元,还需要加入quartus软件中的ip核的库altera_mf.v和200model.v,具体位置在quartus安装文件下,如果你安装的是9.0,则在altera\90\quartus\eda\sim_lib下。其他版本类似
 楼主| 发表于 2011-12-3 10:09:17 | 显示全部楼层
回复 4# xiaoli055


    谢谢,我的开发环境是xilinx的ISE,如果将这两个模块复制过来,可以用吗
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 09:23 , Processed in 0.023096 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表