什么时候用组合逻辑？什么时候用时序逻辑?迷糊中

buley

回复 8# shiyinjita


状态机的话，稳定性很重要，时序必须保证好，要用时序逻辑，一些逻辑输出肯定是组合逻辑出来的，，到时候看情况你要不要再用触发器打一拍了。

pdali

组合逻辑用于算法，时序逻辑满足timing上的要求

emicleung

有所领悟~

shiyinjita

回复 11# buley


    但是我看xilinx的书上 有个三段状态机方法 ，状态机就是采用的组合逻辑，那么这个怎么理解啊？而且有的程序的状态机是采用组合逻辑实现的，有的通过时序逻辑实现的 ，请问楼主，比如状态机是采用时序逻辑控制还是组合逻辑控制，这个的依据是什么啊？ 是看时序吗？ 还是？

shiyinjita

回复 12# pdali


    ??可以讲的详细一些吗？ 不太清楚的，
  我举个例子啊，
module mux2_1( clk, rst ,a1,a2,c ,out1,out2) ;
   input clk ,rst ;
  input a1,a2 ,c;
output out1,out2 ;
  reg out1 ;
wire out2;
always @(posedge clk or posedge rst)
  if (rst)
   out1 <= 1'b0 ;
else if (c)
  out1 <= a1 ;
else
out1 <= a2 ;

assign out2 = c ? a1 : a2 ;
endmodule
可以讲一下 什么时候用out1 什么时候用OUT2吗？
谢谢了

shiyinjita

回复 3# dreamylife


    你好，我现在还有一个疑问啊，
    就像你所说的，如果组合逻辑在一个周期内可以实现了，那是不是用组合逻辑可以提高速度呢？
   如果频率很高，组合逻辑超出了一个周期的时间，用时序逻辑可以保证下一级的建立和保持时间吧？ 而用组合逻辑是不是就会有时序的问题呢？
不知道我的理解正确吗？

marsfabio

回复 14# shiyinjita

是组合逻辑还是时序逻辑主要是看你对于电路需要的理解，写代码时候你应该很明确的知道你写的这段代码用的是组合逻辑还是时序逻辑。我的建议是一般时序逻辑只写成单纯的赋值（一般需有个复位，然后再赋值），不要有任何的逻辑，对应电路上就是一个DFF。而至于前面的逻辑功能采用组合逻辑来进行赋值。
你说的那个状态机我虽然没看过，但我猜应该就是状态的存储是用时序逻辑写的，而状态之间的转换逻辑用的是组合逻辑。不知我理解的对否

shiyinjita

回复 17# marsfabio


    是的，是输出信号又打了一拍，这样是不是相当于时序控制了呢？ 因为时序控制就是组合控制+FF吧？

shiyinjita

回复 17# marsfabio


    状态信号采用时序控制，输出信号也是采用时序存储，那么采用时序存储的优点是什么呢？

marsfabio

回复 18# shiyinjita
可以这么理解吧。专业名词神马的我不太记得住，呵呵