在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 13706|回复: 42

[原创] 1-wire总线verilog代码(with testbench)

[复制链接]
发表于 2011-10-10 20:51:27 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
myonewire.rar (2.57 KB, 下载次数: 186 )







  1. module onewire_top(clk,reset_n,wire_in...);

  2. input clk,reset_n;
  3. input [1:0] sel;
  4. input wire_in;
  5. input [7:0] wrdata;
  6. output [7:0] rddata;
  7. output wire_out;
  8. output wire_state;
  9. ...
  10. Rst_Device RstDevice(
  11. .clk(clk),
  12. .reset_n(reset_n),
  13. .sel(sel[1:0])
  14. );

  15. Write_Device WrDevice(
  16. .clk(clk),
  17. .reset_n(reset_n),
  18. .wire_out(wire_out),
  19. ...

  20. Read_Device RdDevice(
  21. .clk(clk),
  22. .reset_n(reset_n),
  23. .wire_in(wire_in),
  24. ...


复制代码

myonewire.rar

2.57 KB, 下载次数: 215 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2011-10-25 09:21:55 | 显示全部楼层
这么及时 谢楼主 下来看看
发表于 2011-11-1 15:13:02 | 显示全部楼层
回复 1# priorjack


    谢谢楼主!!
发表于 2011-11-13 23:14:11 | 显示全部楼层
謝謝,正好需要這些資料
发表于 2011-12-23 15:02:06 | 显示全部楼层
楼主,模块不全啊
发表于 2011-12-24 00:07:47 | 显示全部楼层
谢谢,怎么有两个包?
发表于 2012-1-7 15:39:13 | 显示全部楼层
謝謝,正好需要這些資料
发表于 2012-2-24 17:03:23 | 显示全部楼层
謝謝,正好需要這些資料
发表于 2012-2-28 13:13:37 | 显示全部楼层
非常感谢
发表于 2012-8-30 09:06:50 | 显示全部楼层
謝謝,正好需要這些資料
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 07:07 , Processed in 0.024638 second(s), 12 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表