设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 硬件设计论坛 › 总线技术与高速接口 › 资料共享 › 1-wire总线verilog代码(with testbench)
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦！
12345
返回列表 发新帖
楼主: priorjack

[原创] 1-wire总线verilog代码(with testbench)

[复制链接]
icldc
发表于 2018-12-26 15:28:02 | 显示全部楼层
谢谢！不过确实还少两个模块！
回复 支持 反对

举报

yuguoren
发表于 2019-6-20 19:43:53 | 显示全部楼层
看看
回复 支持 反对

举报

john_123
发表于 2024-1-21 22:07:11 | 显示全部楼层
thanks
回复 支持 反对

举报

12345
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 01:35 , Processed in 0.014965 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表