calibre中怎么用v2lvs把verilog网表转换成spice网表

liugao_nj · 发表于 2010-11-30 14:36:21

.v档都是APR之后吗？

随风奔跑 · 发表于 2010-11-30 19:33:23

是这样子的~

jinglingmao · 发表于 2010-12-7 17:00:27

关键就这句：v2lvs -v verilog_design_file -o output_spice_file
不会看calibre 手册，是用的calibre工具来的

freedomlz · 发表于 2011-3-15 16:48:53

xue xi

icfbicfb · 发表于 2011-3-15 17:04:28

主要就是用
v2lvs -v -o -s0 -s1 -s

-l 很少用，不是必要的，

sh_0119 · 发表于 2011-3-15 21:04:28

学习了，谢谢

henry_wangjj · 发表于 2011-6-14 17:25:14

2L经典~~

dangel005 · 发表于 2011-10-10 20:39:27

请问可以将cdl转换成.v网表吗？

lieu_li · 发表于 2012-1-9 11:16:47

生成的网表子电路端口和标准单元转换的子电路端口如何匹配不可能手工匹配吧 VDD VSS 是一目了然其它端口呢？

alicez719 · 发表于 2012-1-10 15:23:04

回复 8# sean12

我想问APR 是什么？

站长推荐 /2