在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3919|回复: 10

[求助] 初学者问个简单的问题 希望高手不要觉得太简单而不回答

[复制链接]
发表于 2011-10-10 16:25:32 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
怎么用结构描述设计一个基本的D触发器?D触发器那个时钟脉冲怎么表示呢,难道用三态门bufif1写?不过这用的话就是高电平有效了,感觉不合要求。求高手解答啊,谢谢啦!
 楼主| 发表于 2011-10-10 16:34:15 | 显示全部楼层
有几个高手进来看过了,怎么就不回复一下呢。大神帮帮忙啊,耽误您几分钟,麻烦您指点迷津。再次表示感谢了
发表于 2011-10-10 17:10:19 | 显示全部楼层
用门级电路描述?与非门?
 楼主| 发表于 2011-10-10 17:24:05 | 显示全部楼层
本帖最后由 1004021904 于 2011-10-10 17:56 编辑

回复 3# 110500623


    怎么描述呢?门级电路没法表示触发信号,也许是我不懂。求更多点指导
发表于 2011-10-10 18:09:08 | 显示全部楼层
For a positive-edge triggered master–slave D flip-flop, when the clock signal is low (logical 0) the "enable" seen by the first or "master" D latch (the inverted clock signal) is high (logical 1). This allows the "master" latch to store the input value when the clock signal transitions from low to high. As the clock signal goes high (0 to 1) the inverted "enable" of the first latch goes low (1 to 0) and the value seen at the input to the master latch is "locked". Nearly simultaneously, the twice inverted "enable" of the second or "slave" D latch transitions from low to high (0 to 1) with the clock signal. This allows the signal captured at the rising edge of the clock by the now "locked" master latch to pass through the "slave" latch. When the clock signal returns to low (1 to 0), the output of the "slave" latch is "locked", and the value seen at the last rising edge of the clock is held while the "master" latch begins to accept new values in preparation for the next rising clock edge.

dff

dff
 楼主| 发表于 2011-10-10 18:40:49 | 显示全部楼层
回复 5# rrrrrsheed


    thank you!看来是数电的知识不扎实,要去看看触发器的基本结构。在此表示感谢~~~
发表于 2011-10-10 23:43:01 | 显示全部楼层
时钟沿敏感,把输入赋给输出
发表于 2011-10-10 23:45:55 | 显示全部楼层
module D_FF(
clk,
rst_n,
in,
out);
input    clk,rst_n;
input    in;
output    reg    out;

always @(posedge clk,negedge rst_n)
    if(!rst_n)
         out<=1'b0;
    else
         out<=in;

endmodule
发表于 2011-10-12 17:01:44 | 显示全部楼层
80年代商用结构不是6个与非门吗,貌似分析一遍可以杀死很多脑细胞的……
6f470395eb1e294e7bf48089.jpg
发表于 2011-10-14 13:37:11 | 显示全部楼层
打算使用RTL在门级搭一个DFF?目的何在呢?
理论上,你可以找到一个DFF的门级结构图,然后一个门一个门的例化,这就是一个DFF。
但是DFF中有组合逻辑的反馈,也就是组合逻辑环。
因为有组合逻辑环在,应该是不可综合的,仿真可能也会卡住。
没有试过这东西,正常代码中应该避免组合逻辑环。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 12:52 , Processed in 0.027091 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表