PA设计的几个问题，你会多少？——求解惑！

woodkey · 发表于 2011-7-20 16:06:21

不懂pa，帮顶一下

zikelee · 发表于 2011-7-20 16:08:05

旁观一下，学习一下

郑西洋 · 发表于 2011-7-21 21:25:21

LP做的是功率，SP做的是增益

sly8755 · 发表于 2011-9-15 11:18:06

回复 13# 郑西洋

SP做的是增益，那SP跟输入共轭有什么区别呢？求解惑

sly8755 · 发表于 2011-9-15 11:21:56

回复 7# cessy

我们知道做load pull或者source pull，可以是对PAE,可以是Pout，还可以是Pgain，那请问是对这三个哪一个呢，还是具体情况具体分析啊？

sly8755 · 发表于 2011-9-15 11:30:45

回复 7# cessy

理论上K必须大于一，才能无条件稳定，书本也告诉我们，没有哪个老板喜欢产品PA有可能震荡，但是是否有这样的情况，比如K=0.6左右，仿稳定圆，在smith chart圆内确实有一部分是“可能不稳定的”，但是这部分区域离我做的最佳阻抗比较远，这样是否可以达到业界要求。（因为我在做练习的时候，发现C.cripps 的PA书里面的PA电路是这么做的,我就有点糊涂了）

feilang6882 · 发表于 2011-9-16 18:17:40

回复 1# sly8755

第一个问题，我也不确定对不对，讨论下吧，对于单独一个频率来说，偶次谐波对基波是没有影响的，只产生直流分量，奇次谐波会影响基波，不过叠加到基波上要看泰勒展开的系数的正负，如果是正，就是同相，负就是反相
第二个问题，不是每个场合都需要串小电阻的，我的做法是如果最后仿出来的不稳定，可以串小电阻，不过这电阻很致命的，可能会导致功率下降3-5dBm。这是用HBT工艺的情况，如果用GaAs CMOS的话就没必要串电阻了吧
第三个人感觉source pull 与load pull基本相似，source pull就是做到共轭匹配，提高增益，变相的提高了功率，这个不知道具体怎么区分
第四个人觉得是必须大于1

sly8755 · 发表于 2011-9-16 21:26:56

回复 17# feilang6882

   呵呵，回答的很好啊，第二个问题的回答我基本接受。
   但第一个问题的回答我不太明白。我们知道，偶次谐波与基波同相叠加，输出总波形成为三角波；奇次谐波与基波同相叠加，输出总波形成方波。这个可以参考C.Cripps书的CLASS J的设计（利用偶次谐波峰化削弱Vknee的影响），和Andrei Grebennikov书的CLASS F的设计（利用偶次谐波峰化和奇次谐波峰化削弱电压与电流“非零区”交叠带来的功率损耗）。你说的不影响基波是什么意思？
   对于第三个问题，我也比较同意，但感觉还不是非常清楚。

sly8755 · 发表于 2011-9-19 22:26:43

自己顶下吧，希望有人可以回答剩下的几个问题！

sunxp · 发表于 2011-10-18 18:02:17

Pa设计为了提高稳定性，并联电阻和串联电阻都是可以的，对应smith原图上的电导圆和电阻圆，在这个圆内都是稳定的。
cds，cgs的典型值这怎么定，和你的w，l都有关系

[求助] PA设计的几个问题，你会多少？——求解惑！

站长推荐 /1