cmos电路在翻转的时候有没有静态功耗？

fl_5588 · 发表于 2011-8-22 10:22:10

您需要登录才可以下载或查看，没有账号？注册

x

cmos电路在翻转的时候有没有静态功耗？比如给一个反相器从0ns到100ns加上一个脉冲波形，测量功率是P1，而后输入端电压恒定，测量功耗P2，P2应该就是静态功耗了，但是P1包含P2吗，还是P1只有动态功耗呢？谢谢大侠指点迷津。

jun_dahai · 发表于 2011-8-22 10:38:29

静态功耗总是存在的，动态功耗只有在器件翻转（0->1 or 1->0）的时候才存在。为了方便理解才将功耗分开为静态功耗和动态功耗之和

fl_5588 · 发表于 2011-8-22 11:20:51

回复 2# jun_dahai

我现在用90nm工艺采用hspice仿真一个类似存储器的电路，在翻转时的平均功率要小于激励稳定不翻转时的功率，百思不得其解o(╯□╰)o

ertss · 发表于 2011-8-23 14:24:27

cmos电路是没有静态功耗的, 所谓不翻转的时候的功耗是漏电流;而翻转的时候则又包含dynamic power和短路电流.

fl_5588 · 发表于 2011-8-23 15:52:01

回复 4# ertss

那么翻转的时候没有漏电流吗？为什么我现在不翻转的功耗要大于翻转的功耗呢？

ertss · 发表于 2011-8-23 16:01:52

据我所知漏电流是一直存在的,翻转的时候的功耗一定是要大于不翻转的时候.
你的情况是不是测量方法的问题?

fl_5588 · 发表于 2011-8-23 16:15:08

回复 6# ertss

我用的icfb画的电路，然后采用hspiceD仿真器生成网表，调用linux hspice 2008 仿真，感觉应该没啥问题。

oceanyt · 发表于 2011-8-24 11:04:43

漏电流在翻转到时候是有的啊

oceanyt · 发表于 2011-8-24 11:14:47

静态功耗在90nm一下的工艺中就需要重点考虑了

gangersun · 发表于 2011-8-25 11:42:31

随着IC制作工艺的进步，尤其是在90nm一下的工艺，静态功耗比动态功耗高是很正常的事情，因为在90nm以下的工艺的漏电流比较大。

[原创] cmos电路在翻转的时候有没有静态功耗？