FPGA中截位

110500623 · 发表于 2011-6-7 16:03:48

您需要登录才可以下载或查看，没有账号？注册

×

请教各位大虾：在FPGA中的fir ip core中或者乘法后，一般位数都比较大，为了满足我们需要的位数，一般都进行截位处理，而截位又通常是直接去掉低位，取出要的高n位，出来频谱比较正常，我想请教下，为什么都是取高位，取低位是否可行？

justshuashua · 发表于 2011-6-7 16:33:54

这个涉及到定点化处理，取高位叫饱和，具体该截掉多少位、饱和多少位需要根据定点链路来处理。

sdwsh · 发表于 2011-6-7 16:35:14

本帖最后由 sdwsh 于 2011-6-7 16:40 编辑

你卖了一个产品，价格100.5元，难道你能把100舍弃，就拿那个.5吗

110500623 · 发表于 2011-6-7 16:44:20

回复 3# sdwsh

如果没有小数点，输入都是整数的，是否这种解释就说不通了呢？

110500623 · 发表于 2011-6-7 16:46:06

回复 3# sdwsh

具体在截位的时候要考虑什么因素呢，我看到有的说会影响动态，具体怎么影响不是很理解，sdwsh有没有相关的资料，能否发一份给我参考下呢？谢谢回复！

sdwsh · 发表于 2011-6-7 16:47:11

回复 sdwsh

如果没有小数点，输入都是整数的，是否这种解释就说不通了呢？
110500623 发表于 2011-6-7 16:44

登录/注册后可看大图

你卖了一个产品105快，难道你舍弃前面的10，保留5吗.
在2进制表示中，有可能最高的几个bit都是符号位，可以把符号位只保留一位，然后舍弃的只能是最低位

110500623 · 发表于 2011-6-7 16:53:35

假设我卖了个产品99块，保留高位或者低位那就都一样了，或者115块，那么取15块不是更好？
2进制表示中，可能最高几个bit都是符号位，有变化的数据可能在低几位，那么为什么不能保留符号位，取低几位有变化的数，不是更能不失真的反应信号？菜鸟理解，欢迎sdwsh拍砖！

dlb05061131 · 发表于 2011-6-7 17:46:43

回复 7# 110500623

你要理解二进制里边的截位的意思。

截多少位相当于除于多少个2 ,我是这样子理解的。

比如说，9:0 取9:2 ，那么就相当于/4.

如果你用过滑动平均的话，你就很清楚截位的意思了。

110500623 · 发表于 2011-6-8 08:09:19

回复 8# dlb05061131

那就是说截位只是影响数据大小，在频谱上反映只是影响增益，而不会影响频谱吗？

sdwsh · 发表于 2011-6-8 08:16:15

回去看书吧。一个波形，如果只有其中一部分数据是错的，而另一部分正确，那怎么可能不影响频谱呢？如果都错了，那更影响频谱。
此帖关闭.没有意义的讨论

账号		自动登录	找回密码
密码			注册

[求助] FPGA中截位