在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5928|回复: 10

[求助] 问一个关于LDO PSR的问题

[复制链接]
发表于 2011-4-19 19:04:40 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
上图是一个用1.25v bandgap产生1.8v电源的LDO,仿真时所有管子都工作在正常的区域,DC gain有接近80dB,但PSR却只有-50dB,哪位牛人帮忙看看是怎么回事,论文上不是说DC PSR是DC gain的倒数么,为什么这个LDO的PSR这么差,是结构导致的么?
ldo.JPG
发表于 2011-4-20 05:22:36 | 显示全部楼层
不知道你从哪看到的DC PSR是DC gain的倒数,另外你two stage miller没有compensation?加了compensation估计更差。仿psr最好要把bias current尽可能多的用real circuit,你可能会发现很大区别
DC psrr还得看mc结果,mc下lose 十几dB是很正常的
 楼主| 发表于 2011-4-20 09:25:02 | 显示全部楼层
回复 2# hezudao


    miller compensation我忘了画上了,PSR是DC gain的倒数是这篇论文上第二页上说的,见附件,我还没做monte carlo PSR就掉了20多dB

socc04_psr.pdf

307.42 KB, 下载次数: 153 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2011-4-20 13:50:29 | 显示全部楼层
回复 3# smelly


    显然他没有考虑从error amplifier过来的path
 楼主| 发表于 2011-4-20 15:00:00 | 显示全部楼层
回复 4# hezudao


    那也就是说这个LDO PSR差是由于EA引起的?是EA结构造成的么,我试过如果用NMOS做输入,用PMOS作负载,则PSR会改善不少
发表于 2011-4-21 17:03:33 | 显示全部楼层
用N管输入,另外不要用cascode电流镜。
发表于 2015-9-27 21:42:41 | 显示全部楼层
学习了
发表于 2016-7-9 09:19:17 | 显示全部楼层
用N管输入,另外不要用cascode电流镜。
发表于 2016-7-16 14:32:29 | 显示全部楼层
楼主自己多推算传输公式,psr是error amp的dc gain的导数,而不是整个环路dc增益的导数,所以需要减去pass第二级的增益项,从80db降到50db,it is normal
发表于 2016-7-17 15:24:56 | 显示全部楼层
good material
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 23:37 , Processed in 0.023421 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表