我要崩溃了，关于calibre做lvs遇到的问题，跪求高人解答

zp_xd

请各位高人花点耐心看完，下面是我做lvs前的设置和lvs后遇到的问题。

我用的是smic_1P6M的工艺，在用Astro做完布局布线后，开始导出gds。在导出gds之前我使用下面的命令加上text（1-6层金属对应的text number是141-146，）：

# add text on layout for LVS and Post Layout Simulation
dbAllowToAddPGIOText #t
dbAddIOText (geGetEditCell) "*" "*" 141 20
dbAllowToAddPGIOText #t
dbAddIOText (geGetEditCell) "*" "*" 142 20
dbAllowToAddPGIOText #t
dbAddIOText (geGetEditCell) "*" "*" 143 20
dbAllowToAddPGIOText #t
dbAddIOText (geGetEditCell) "*" "*" 144 20
dbAllowToAddPGIOText #t
dbAddIOText (geGetEditCell) "*" "*" 145 20
dbAllowToAddPGIOText #t
dbAddIOText (geGetEditCell) "*" "*" 146 20

下面2张图是我加完text后，导出gds和verilog网表时的设置：




在进行lvs之前，我用v2lvs命令把从导出的网表(.v)和标准库的spice网表(.cdl)merge在一块，生成整个layout的spice网表。如下：
v2lvs -v /home1/ic2/DAC_1402/zp/encoder_layout/encoder_lvs.v \
      -l /home1/ic2/DAC_1402/zp/encoder_layout/smic18m.v \
      -o /home1/ic2/DAC_1402/zp/encoder_layout/encoder_lvs.spi \
      -s /home1/ic2/DAC_1402/zp/encoder_layout/smic18m.cdl \
      -s1 VDD -s0 GND
在这里，-s0后面跟“GND”或“VSS”，LVS出来的结果都是一样的。是不因为rule.lvs中写入了LVS GROUND NAME "VSS" "SAVSS?" "?gnd?" "?GND?" "?VSS?" "?vss?"的缘故？
最后，用上面得到的encoder_lvs.spi和由layout export出来的spice网表做lvs，生成了下面的report。

                               OVERALL COMPARISON RESULTS

                  #   #         #####################  
                   # #          #                   #  
                    #           #     INCORRECT     #  
                   # #          #                   #  
                  #   #         #####################  

  Error:    Different numbers of ports.
  Error:    Different numbers of nets.
  Error:    Connectivity errors.
  Error:    Instances of different types or subtypes were matched.
  Warning:  Unbalanced smashed mosfets were matched.

**************************************************************************************************************
                                      CELL  SUMMARY
**************************************************************************************************************
  Result         Layout                        Source
  -----------    -----------                   --------------
  INCORRECT      encoder                       encoder

**************************************************************************************************************
                                      LVS PARAMETERS
**************************************************************************************************************

o LVS Setup:
   // LVS COMPONENT TYPE PROPERTY
   // LVS COMPONENT SUBTYPE PROPERTY
   // LVS PIN NAME PROPERTY
   LVS POWER NAME                         "VDD" "SAVDD?" "?VDD?" "?VCC?" "?vcc?" "?vdd?"
   LVS GROUND NAME                        "VSS" "SAVSS?" "?gnd?" "?GND?" "?VSS?" "?vss?"
   LVS RECOGNIZE GATES                    ALL
   LVS IGNORE PORTS                       NO
   LVS CHECK PORT NAMES                   YES
   LVS BUILTIN DEVICE PIN SWAP            YES
   LVS ALL CAPACITOR PINS SWAPPABLE       YES
   LVS DISCARD PINS BY DEVICE             NO
   LVS SOFT SUBSTRATE PINS                NO
   LVS INJECT LOGIC                       NO
   LVS EXPAND UNBALANCED CELLS            YES
   LVS EXPAND SEED PROMOTIONS             NO
   LVS PRESERVE PARAMETERIZED CELLS       NO
   LVS GLOBALS ARE PORTS                  YES
   LVS REVERSE WL                         NO
   LVS SPICE PREFER PINS                  YES
   LVS SPICE SLASH IS SPACE               YES
   LVS SPICE ALLOW FLOATING PINS          YES
   LVS SPICE ALLOW UNQUOTED STRINGS       NO
   LVS SPICE CONDITIONAL LDD              NO
   LVS SPICE CULL PRIMITIVE SUBCIRCUITS   NO
   LVS SPICE IMPLIED MOS AREA             NO
   // LVS SPICE MULTIPLIER NAME
   LVS SPICE OVERRIDE GLOBALS             NO
   LVS SPICE REDEFINE PARAM               NO
   LVS SPICE REPLICATE DEVICES            NO
   LVS SPICE STRICT WL                    NO
   // LVS SPICE OPTION
   LVS STRICT SUBTYPES                    NO
   LAYOUT CASE                            NO
   SOURCE CASE                            NO
   LVS COMPARE CASE                       NO
   LVS DOWNCASE DEVICE                    NO
   LVS REPORT MAXIMUM                     50
   LVS PROPERTY RESOLUTION MAXIMUM        65536
   // LVS SIGNATURE MAXIMUM
   LVS FILTER UNUSED OPTION               AB RC RE RG
   // LVS REPORT OPTION
   LVS REPORT UNITS                       YES
   // LVS NON USER NAME PORT
   // LVS NON USER NAME NET
   // LVS NON USER NAME INSTANCE
   // Reduction
   LVS REDUCE SERIES MOS                  NO
   LVS REDUCE PARALLEL MOS                YES
   LVS REDUCE SEMI SERIES MOS             NO
   LVS REDUCE SPLIT GATES                 YES
   LVS REDUCE PARALLEL BIPOLAR            YES
   LVS REDUCE SERIES CAPACITORS           YES
   LVS REDUCE PARALLEL CAPACITORS         YES
   LVS REDUCE SERIES RESISTORS            YES
   LVS REDUCE PARALLEL RESISTORS          YES
   LVS REDUCE PARALLEL DIODES             YES
   // Trace Property
   TRACE PROPERTY  mn(n18)  l l 5
   TRACE PROPERTY  mn(n18)  w w 5
   TRACE PROPERTY  mn(n33)  l l 5
   TRACE PROPERTY  mn(n33)  w w 5
   TRACE PROPERTY  mn(nnt18)  l l 5
   TRACE PROPERTY  mn(nnt18)  w w 5
   TRACE PROPERTY  mn(nnt33)  l l 5
   TRACE PROPERTY  mn(nnt33)  w w 5
   TRACE PROPERTY  mp(p18)  l l 5
   TRACE PROPERTY  mp(p18)  w w 5
   TRACE PROPERTY  mp(p33)  l l 5
   TRACE PROPERTY  mp(p33)  w w 5
   TRACE PROPERTY  m(c1)  l l 5
   TRACE PROPERTY  m(c1)  w w 5
   TRACE PROPERTY  m(c2)  l l 5
   TRACE PROPERTY  m(c2)  w w 5
   TRACE PROPERTY  pvar18_ckt  wr wr 5
   TRACE PROPERTY  pvar18_ckt  lr lr 5
   TRACE PROPERTY  pvar18_ckt  nf nf 0
   TRACE PROPERTY  d(pdio18)  a a 5
   TRACE PROPERTY  d(pdio33)  a a 5
   TRACE PROPERTY  d(ndio18)  a a 5
   TRACE PROPERTY  d(ndio33)  a a 5
   TRACE PROPERTY  d(nndio18)  a a 5
   TRACE PROPERTY  d(nndio33)  a a 5
   TRACE PROPERTY  d(nwdio)  a a 5
   TRACE PROPERTY  q(pnp18a4)  a a 5
   TRACE PROPERTY  q(pnp18a25)  a a 5
   TRACE PROPERTY  q(pnp18a100)  a a 5
   TRACE PROPERTY  q(pnp33a4)  a a 5
   TRACE PROPERTY  q(pnp33a25)  a a 5
   TRACE PROPERTY  q(pnp33a100)  a a 5
   TRACE PROPERTY  r(rnwaa)  r r 5
   TRACE PROPERTY  r(rnwsti)  r r 5
   TRACE PROPERTY  r(rpdif)  r r 5
   TRACE PROPERTY  r(rndif)  r r 5
   TRACE PROPERTY  r(rppo)  r r 5
   TRACE PROPERTY  r(rppo_3t)  r r 5
   TRACE PROPERTY  r(rnpo)  r r 5
   TRACE PROPERTY  r(rnpo_3t)  r r 5
   TRACE PROPERTY  r(rpdifsab)  r r 5
   TRACE PROPERTY  r(rndifsab)  r r 5
   TRACE PROPERTY  r(rnposab)  r r 5
   TRACE PROPERTY  r(rnposab_3t)  r r 5
   TRACE PROPERTY  r(rpposab)  r r 5
   TRACE PROPERTY  r(rpposab_3t)  r r 5
   TRACE PROPERTY  r(rm1)  r r 5
   TRACE PROPERTY  r(rm2)  r r 5
   TRACE PROPERTY  r(rm3)  r r 5
   TRACE PROPERTY  r(rm4)  r r 5
   TRACE PROPERTY  r(rm5)  r r 5
   TRACE PROPERTY  r(rm6)  r r 5

                   CELL COMPARISON RESULTS ( TOP LEVEL )

                  #   #         #####################  
                   # #          #                   #  
                    #           #     INCORRECT     #  
                   # #          #                   #  
                  #   #         #####################  

  Error:    Different numbers of ports (see below).
  Error:    Different numbers of nets (see below).
  Error:    Connectivity errors.
  Error:    Instances of different types or subtypes were matched.
  Warning:  Unbalanced smashed mosfets were matched.
LAYOUT CELL NAME:         encoder
SOURCE CELL NAME:         encoder
--------------------------------------------------------------------------------------------------------------
INITIAL NUMBERS OF OBJECTS
--------------------------
                Layout    Source         Component Type
                ------    ------         --------------
Ports:           1812       154    *
Nets:           22312     22311    *
Instances:      28400     19981    *    MN (4 pins)
                 31766     21794    *    MP (4 pins)
                ------    ------
Total Inst:     60166     41775

NUMBERS OF OBJECTS AFTER TRANSFORMATION
---------------------------------------
                Layout    Source         Component Type
                ------    ------         --------------
Ports:           1812       154    *
Nets:           10916     10915    *
Instances:       2268      2268         MN (4 pins)
                  1514      1514         MP (4 pins)
                  7466      7466         INV (2 pins)
                   108       108         NAND2 (3 pins)
                    33        33         NAND3 (4 pins)
                    73        73         NOR2 (3 pins)
                  3286      3286         SDW2 (3 pins)
                    85        85         SDW3 (4 pins)
                  4082      4082         SUP2 (3 pins)
                    41        41         SUP3 (4 pins)
                    44        44         SPUP_2_1 (4 pins)
                    21        21         SMN2 (4 pins)
                ------    ------
Total Inst:     19021     19021

       * = Number of objects in layout different from number in source.

**************************************************************************************************************

在report的结果中，“NUMBERS OF OBJECTS AFTER TRANSFORMATION”一栏下ports的数量相差很多啊，这到底是什么原因？
我都折腾一个礼拜了，简直要崩溃了！跪求高人解答啊，感激不尽！！！

PS:请问怎么设置悬赏啊？我想给帮我解决这个问题的高人1000信元以表谢意。

conniezhou

关注一下为啥layout中会有那么多的port

tanguaner

LZ西电东大楼的？

goshawk

确实，先找找为什么有那么多PORT。记得好像没有加TXT这个步骤的

damonzhao

calibre验证时ignore layout and source pins during comparison结果又会怎样呢？

yueluofenghen

楼上们。。都正解。。
一，确认你的port到底是多少个。看看是网表不对还是layout不对。
二，不妨先不比port试试

fancysky

逻辑门都提出来了，应该不是电源和地的问题，像楼上说的，先查port吧，在lvs时候，LVS options->connect选项卡->connect all nets by name选中试试。祝LZ好运！

icfbicfb

port 不对， 根本没法比了，

你看看 lvs.rep 里面那个       INFORMATION AND WARNINGS  （ 从后往前看 ）

里面有个 o Initial Correspondence Points:

   Ports:       XXXX    -------------  这些是从你gds抽取出来的port，
看看是不是少了很多，

如果不对， 则看看
1） smic工艺是用metal text来标示的么， 注意层号
2） 我记得 dbAllowToAddPGIOText #t
用一遍就行了， 不会是多打了很多p/g port吧

你astro里面是 lvs clean的么，geNewLVS 什么结果?
如果是clean的，别急， 肯定是 drc/lvs 步骤除了问题，

肯定能查出来的，   把lvs.rep 文件发我看看

icfbicfb

我觉得是你layout text（port）打多了，

这句话只要用一次，因为只要打顶层text即可，
比如你的146 （ m6 text ) ,

dbAllowToAddPGIOText #t
dbAddIOText (geGetEditCell) "pad or pinName" "*" 146  20

你help  "dbAddIOText"  看看

zp_xd

回复 3# tanguaner


    嗯，是啊。你是哪位呢？不会是肖磊师兄吧？