请教一个概念性的问题，关于时序的

86497689 · 发表于 2011-1-4 15:58:35

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

请问：

输入时间约束的目的是什么?

我的理解：时钟周期是一定的，输入的时间加以约束，可以为其他时间提供更多的空间，但这样做一般是出于什么目的？或者有什么样的目标？
请不吝赐教！谢谢

microsofthard · 发表于 2011-1-4 16:05:46

你是说set input delay么？就是别人的模块的寄存输出到你输入pin的延迟，那么你的pin到第一级寄存器的延迟所剩余的时间就知道了。综合工具就会尽可能满足其要求。
输入到寄存，寄存到寄存，寄存到输出，输入到输出，本质都可以理解为寄存到寄存，只不过某一部分不在你自己的module内部。

一般的coding style都会要求寄存输出。以避免集成后的slack超过预期。

shaweikang1984 · 发表于 2011-1-4 16:09:12

1.指导EDA工具实现过程
2.检查设计结果

86497689 · 发表于 2011-1-4 16:24:18

回复 2# microsofthard

谢谢。

86497689 · 发表于 2011-1-4 16:41:41

回复 3# shaweikang1984

言简意赅！结合一楼的讲述，理解更透彻！谢谢

xaaa001 · 发表于 2011-1-5 02:50:13

这样内部电路才能得到更好的优化

xaaa001 · 发表于 2011-1-5 07:55:00

严重同意高手啊

rencj1979 · 发表于 2011-1-5 12:31:24

同意同意

[求助] 请教一个概念性的问题，关于时序的

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1