在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2471|回复: 5

[求助] Cadence Layout LNA 问题,请教高人

[复制链接]
发表于 2011-1-3 05:19:39 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
cadence layout 画好LNA 电路。Export正常。
在别人的cadence上import gds 文件,电容的夹层就变了。再export, import,都是改变后的样子。这样,整个电路就废了。
别人的cadence 画一些基本MOS, BJT 正常,export, import gds file 也没有layer 被改变。
不知道怎么解决呢。
请高人指导。感激!
发表于 2011-1-3 07:20:09 | 显示全部楼层
pdk是一样的吗?
 楼主| 发表于 2011-1-5 03:38:01 | 显示全部楼层
回复 2# needforspeed

一样的。
发表于 2011-1-5 13:34:12 | 显示全部楼层
版本一样吗?
发表于 2011-1-5 14:38:36 | 显示全部楼层
用相同的map文件。。。
发表于 2018-10-16 13:36:27 | 显示全部楼层
论坛里关于LNA layout的东西太稀缺了,能请教下前辈LNA layout需要注意些什么吗?谢谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 13:29 , Processed in 0.022001 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表