在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7814|回复: 18

[求助] 菜鸟来问:复位信号fanout过大造成的delay过大如何解决?

[复制链接]
发表于 2010-8-24 15:23:31 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 oscillator_cn1 于 2010-8-24 15:38 编辑

是这样的:从芯片pad上输入的外部复位信号是chip_rst_n,芯片内部有三个时钟,分别在三个时钟域给chip_rst_n做同步处理,得到分别给三个时钟域的复位信号rst_n_1,rst_n_2,rst_n_3。因为要插scan,所以这三个复位信号都跟chip_rst_n做mux(即:rst_n_1_out = scan_test?chip_rst_n:rst_n_1)。那综合的时候问题就出来了。
     rst_n_1_out(net)的fanout有1972,那前一个器件U12的cap 则有1053.81,Trans有510.92,由此增加了281.46的延时。这样就产生了很大的violation。我该怎么办呢?
发表于 2010-8-25 08:42:12 | 显示全部楼层
做high_fanout synthsis就可以的
 楼主| 发表于 2010-8-25 11:16:06 | 显示全部楼层
发表于 2010-9-22 01:47:07 | 显示全部楼层
好问题,顶起
发表于 2010-9-22 01:48:09 | 显示全部楼层
另外问一下,多个时钟信号如何在dc中综合啊?
发表于 2010-9-23 13:38:21 | 显示全部楼层
那你将同步之后的rst信号设为理想的信号嘛
发表于 2010-12-6 15:49:47 | 显示全部楼层
学习了~~
发表于 2010-12-16 07:32:04 | 显示全部楼层
dddddddddddd
发表于 2010-12-16 07:38:47 | 显示全部楼层
dddddddddddd
发表于 2010-12-16 08:07:37 | 显示全部楼层
dddddddddd
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-24 15:10 , Processed in 0.031200 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表