|
|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
×
本帖最后由 oscillator_cn1 于 2010-8-24 15:38 编辑
是这样的:从芯片pad上输入的外部复位信号是chip_rst_n,芯片内部有三个时钟,分别在三个时钟域给chip_rst_n做同步处理,得到分别给三个时钟域的复位信号rst_n_1,rst_n_2,rst_n_3。因为要插scan,所以这三个复位信号都跟chip_rst_n做mux(即:rst_n_1_out = scan_test?chip_rst_n:rst_n_1)。那综合的时候问题就出来了。
rst_n_1_out(net)的fanout有1972,那前一个器件U12的cap 则有1053.81,Trans有510.92,由此增加了281.46的延时。这样就产生了很大的violation。我该怎么办呢? |
|