自动生成CRC功能的Verilog源码

hanleo · 发表于 2010-8-6 14:38:00

您需要登录才可以下载或查看，没有账号？注册

x

自己在做PHY接口的设计时，FCS（Frame Check Sequence）模块需要一个8-bit输入的CRC校验，努力google,终于找到一个现成的。Perl脚本，自动生成源码，可调整输入位宽，多项式系数。很方便，如果你恰好需要

Perl_for_CRC.rar (87.62 KB, 下载次数: 485 )

vikingg · 发表于 2010-8-6 15:18:19

谢谢分享

zh123456789 · 发表于 2010-8-6 17:05:12

这么强大啊

chenpenghjh3 · 发表于 2010-8-8 08:48:28

这么强大啊

yangzhendan · 发表于 2010-8-8 09:11:22

不错好东东

ayamitek · 发表于 2010-8-8 17:06:11

thanks

lipanwen · 发表于 2010-8-8 17:14:08

谢谢分享！！

jacky_wang · 发表于 2010-8-30 14:24:22

kankan

liujun8128 · 发表于 2010-9-4 18:52:34

谢谢楼主，正好在学习这个呢

liujun8128 · 发表于 2010-9-4 18:53:42

谢谢楼主，正好在学习这个呢

[资料] 自动生成CRC功能的Verilog源码