|
|
发表于 2010-1-24 19:33:36
|
显示全部楼层
本帖最后由 hongmy 于 2010-1-24 19:52 编辑
本来没打算再讨论下去，不过隔了很久，才看到楼主专门发来了消息讨论这个问题。就我的观点回复了楼主。考虑到论坛讨论的宗旨就是大家一起共同进步，所以希望将我的回复也贴在这里，如对新人有一点帮助，幸甚，也希望高手指正。
看了楼主的回帖，我想顺便澄清一点的是：技术论坛，就讨论技术，我自己觉得并没有叫嚣。
我的回复：
朋友，不好意思，现在才看到这个消息，呵呵，相互交流，相互进步嘛。技术就应该有辩论。
关于substreshold，我自己觉得没有什么问题，我设计的主要偏低功耗方面的信号处理，器件经常在亚阈值下。前面我要强调的观点也是亚阈值没有什么可怕，就是器件的一个正常可用的工作状态，是可靠可用的，我也觉得没有什么PVT问题。
我们不能去寻找一个亚阈值正常特性下在某个应用中的不足来反对使用亚阈值，甚至否定亚阈值工作状态。呵呵，楼主举得例子就有这个嫌疑了哈。
关于model的准确性问题：这个方面我没有做过什么具体的工作，不能说上什么。不过我看了paper说目前的BSIM模型确实在不是很准确的（当然并没有严重影响到应用的地步），主要是在工作状态转换的平滑性方面不是处理得很好，据介绍EKV模型是一个很好的替代，但是我使用过的一些foundry都没有给我提供过这种模型，所以没有机会尝试和比较。
当然，我们不能因为亚阈值没有什么问题、可以使用，就从一个极端走到另外一个极端，而在电路中所有地方都使用MOS的亚阈值状态来进行设计。在我眼里，不存在什么设计风格的问题，模拟电路是一个器件一个器件精心设计的，一般是根据一个器件所处的位置、要实现的功能来选择工作状态、偏置状况等。
就楼主提到的mismatch方面的问题，其实就是一个正常的特性。在电流镜中的器件，为了提高匹配，确实不应该使用亚阈值。而且即使用在饱和区，我们也应该使Vdsat最大化。当然，并没有楼主说的那么夸张啦，“偏几个mV就偏几十甚至数量级”
就Mismatch而言，主要分成两种来分析：
1） VGS相同，典型的就是电流镜应用：此时应该尽量使Vdsat最大化，其实就是使gm/I最小化。所以一般不要使用亚阈值
2） 电流相同，典型关注的就是差分对管：此时应使gm/I最大化，尽量使器件工作在亚阈值。
同时，在我们一般的电路中，Mismatch与noise的设计方向是相同的，只要对mismatch有利，一般来说，对noise也很有利。
如果大家对mismatch感兴趣，去下面的链接吧
http://www.eetop.cn/bbs/thread-102486-1-1.html
顺便再贴另外一份资料上来。
楼主来信：
这位仁兄可能对subthreshold有自己独到的见解，不妨我们交流一下咯，
我先前也说过电路中有些MOS管在subthreshold问题不大，应为上下都有headroom，但是有一些却不行，比如电流镜，如果做成subthreshold就会有很大的风险，不知道你做过current steer DAC没有，current matching是靠什么来保证的，是靠大的vdsat/Vod和device size来保证的。如果是subthreshold current mirror的话，有那么几mV的offset就是使得镜像的电流偏出几十%甚至差数量级了。所以说如果整个系统的设计风格都是用subthreshold的话，那么将来的production的variation会很大，yield想必不会好。但是如果必不得已需要非常低的电压，那只能在两者之间进行trade-off，是不是要去take risk。这只是我个人的一点浅见
34# midman |
-
-
mismatch.pdf
322.88 KB, 下载次数: 354
, 下载积分:
资产 -2 信元, 下载支出 2 信元
|
/1 
eetop公众号
创芯大讲堂
创芯人才网
IP卡
狗仔卡
创芯人才网