在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 8875|回复: 38

[资料] DPLL

[复制链接]
发表于 2009-12-30 10:12:44 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
这次来点实在的,两个程序都是VHDL的,一个是鉴相器代码,一个是完整的DPLL的代码。是别人写的。需要的朋友不妨看看。给个面子。

 边沿控制鉴相器.rar

570 Bytes, 下载次数: 117 , 下载积分: 资产 -2 信元, 下载支出 2 信元

fdpll.rar

1.73 KB, 下载次数: 152 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2009-12-30 16:25:04 | 显示全部楼层
thanks
发表于 2010-1-15 21:07:08 | 显示全部楼层
楼主好样的
发表于 2010-1-20 14:41:59 | 显示全部楼层
thanks
发表于 2010-1-20 15:51:39 | 显示全部楼层
倒,为什么不是Verilog的。
发表于 2010-1-20 15:57:03 | 显示全部楼层
   thanks
发表于 2010-1-20 16:46:42 | 显示全部楼层
thanks very much
发表于 2010-1-29 15:35:19 | 显示全部楼层
正好在要学VHDL
发表于 2010-1-29 15:48:03 | 显示全部楼层
感觉VHDL比Verilog罗嗦很多啊
发表于 2010-1-29 17:09:20 | 显示全部楼层
来,看看看!!!!!!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 22:28 , Processed in 0.023930 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表