在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 70002|回复: 333

【原创】DAC的INL与DNL仿真程序,用Verilog-A + Hspice实现

[复制链接]
发表于 2009-7-3 11:38:30 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
这段时间做DAC,需要仿真INL与DNL,发现网上流行的方法都是用Hspice + Matlab来实现的,不是很简洁,于是写下了这个仿真程序。

对比一下传统方法,写下本方法的优势:
1)在传统方法中,采用PWL加上理想ADC(比待仿DAC高2位)生成数字激励,不易准确控制跳变点。
本方法中,采用Verilog-A书写了一个脉冲发生器,能够实现精确控制。
2)传统方法中,需先完成DAC的瞬态仿真,然后导入Matlab再次进行计算。需要在不同工具中进行切换,费时且麻烦。
本方法中,用Verilog-A实现了一个INL与DNL检测器,在Hspice仿真时即可产生INL与DNL的结果,并直接输出至文件中。

程序见附件,配有详细注释。
原创不容易,请大家多多指教,程序有bug请一定告知我。

[ 本帖最后由 simpleme 于 2009-7-3 11:45 编辑 ]

INL_DNL_Test.rar

4.74 KB, 下载次数: 2808 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2009-7-3 15:02:35 | 显示全部楼层
拜读了!!3X
发表于 2009-7-3 16:09:55 | 显示全部楼层
附件内没有包含 test。sp!!!
 楼主| 发表于 2009-7-3 20:48:43 | 显示全部楼层
回楼上:
test.sp 是我的项目网标,不能外传。
发表于 2009-7-5 13:25:38 | 显示全部楼层
thank you!!!
发表于 2009-7-6 10:43:27 | 显示全部楼层
顶楼主
发表于 2009-7-11 13:26:12 | 显示全部楼层
赞扬!!!
发表于 2009-7-11 22:27:53 | 显示全部楼层
谢了,看看
发表于 2009-7-11 22:48:48 | 显示全部楼层
谢谢啦
发表于 2009-7-16 18:20:47 | 显示全部楼层
thank you very much!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 03:00 , Processed in 0.046016 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表