高人指点一下前仿真和后仿真的区别

higildedzest · 发表于 2008-5-18 14:45:39

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我在一本书上看到的前仿真是指综合之前的仿真，后仿真是指综合和布局布线之后的仿真。个人觉得前仿真没有什么实际的意义，我们在实际的应用当中是不是经常可以不用做前仿？quartus中全编译以后做的仿真应该叫做后仿真吧？谢谢各位大侠。刚开始学习有点不知所措了。

higildedzest · 发表于 2008-5-18 14:47:11

不知道我的上述理解是否正确，请高人赐教。

phoenixfeng · 发表于 2008-5-19 12:39:12

你说的前仿和后仿就是指pri_sim和post_sim吧，
pri_sim的作用：验证asynchronous interface

freelion · 发表于 2008-5-19 19:25:34

随便找一本FPGA或ASIC设计方面的书都会对此有非常清晰的解释

higildedzest · 发表于 2008-5-20 13:07:36

但是我觉得用verilog写的代码，如果按书上所说。不经过编译是不能仿真的，那前仿真从何说起，我觉得也没有太大的意思。我的理解是不是有问题啊？

LanceBurton · 发表于 2008-5-21 23:32:36

楼主辛苦了！学习一下！

higildedzest · 发表于 2008-5-22 11:02:33

呵呵，一样了。现在终于搞清楚了。收获不小啊！我没有把模块放到仿真环境中考虑。

careful_uestc · 发表于 2008-5-22 17:17:29

前仿真也就是通常所说的功能仿真，是RTL级的仿真，对象是verilog代码，其作用是验证RTL代码功能的正确性。后仿真是综合布局布线后的时序仿真，对象是电路网表，也就是电路级的仿真，仿真是加入了sdf文件的。某种意义上说后仿真在现在的大规模设计上才是可以去掉的，一是因为现在的芯片规模很大，动态的时序仿真会花费相当长的时间（仿真一次几天时间已经算短的），二是形式验证和STA已经将后仿真所能完成的任务拆开来完成了。

higildedzest · 发表于 2008-5-23 09:06:57

形式验证和STA是怎么完成的？有专门的软件吗？刚开始学有很多的专业术语还是不知道，谢谢你的指点。

loveineda · 发表于 2008-5-23 16:22:03

好好学习，天天向上！

高人指点一下前仿真和后仿真的区别

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

楼主辛苦了！学习一下！

站长推荐 /2