数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 11 |主题: 30089|排名: 11

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

123 4 5 6 / 6 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[解决] 非顶层模块端口能否添加物理管脚约束 ...2	fengbohan1 2021-12-8	112870	fengbohan1 2021-12-9 22:14
[解决] 我的calibre有license求助！	RCuser 2021-12-3	41911	kk2009 2021-12-7 06:50
[解决] 【菜鸟提问】Verilog头文件没有效果 ...2	踟蹰的天 2021-11-23	153697	踟蹰的天 2021-11-26 23:22
[解决] $readmemh 函数可以综合吗	fengbohan1 2021-11-3	52468	fengbohan1 2021-11-3 17:13
[解决] 多spi并行采样问题	rv_1101 2021-10-21	51711	rv_1101 2021-10-22 13:45
[解决] 设计达人看过来,无穷序列状态编码问题	randolpha 2021-6-24	41569	randolpha 2021-6-29 18:55
[解决] FPGA 管脚输入高电平，但是检测不到	fengbohan1 2021-6-4	31498	西西在冰城 2021-6-8 10:04
[解决] 新人求助，AXI4 lite 主机必须先写后读吗？如果只想读不想写怎么办？需要自己添加使能?	crushedegg 2021-5-13	21443	crushedegg 2021-5-13 11:25
[解决] 参数化的位宽	user123random 2018-3-9	42567	shu_hlq 2021-3-10 01:47
[解决] 提供全套以太网解决方案适用于ASIC和FPGA	woai2020 2019-4-12	42140	peiyaoli 2020-8-27 18:45
[解决] 在建立MicroBlaze时遇到问题(SDK中)下载FPGA程序出错	du520xi 2013-10-11	64247	西南山谷 2020-8-10 16:23
[解决] 请问Vivado能否使用类似Quartus的虚拟引脚功能(Virtual Pin) - [已解决]	yishuad 2020-7-13	33566	luowentao 2020-7-13 17:24
[解决] DVE打开以后出现乱码	songzijian87 2018-8-16	63936	songzijian87 2020-6-28 01:42
[解决] 无	梅子酒 2020-5-14	03841	梅子酒 2020-5-14 11:57
[解决] RedHat rhel 6.7 firefox 启动不了，报错: /usr/lib64/libxul.so: undefined symbol: PL_SizeOfArenaPoolExcludingPool	zjmcc 2020-4-30	02007	zjmcc 2020-4-30 15:52
[解决] 关于synopsys的scl 11.4在ubuntu10.04中的安装问题 ...2	daileyu 2013-6-3	146446	Traviss 2020-3-6 13:14
[解决] ISE14.3License破解步骤以及解决Win8不兼容的问题 ...2 3	xiaoyuer598 2014-4-4	2911804	zhang9yeah 2020-2-19 01:24
[解决] Verdi查看波形时，某些信号（比如FIFO的寄存器信号）加不进去？ ...2	华胥之国 2019-8-2	129784	xiaojia102003 2019-9-27 17:53
[解决] 在RHEL5.4上安装成功Design Compiler 200809 现在给大家分享下 ...2 3 4 5 6..11	wadezhu 2010-5-2	10733467	mnp55 2019-7-18 21:44
[解决] Quartus16.0 prime 工具下载及破解	huzhao87 2017-4-21	12913	robber666 2019-5-17 14:11
[解决] Guideline to update constraint for subsystem	Prasath 2019-4-30	11465	yoyo1234 2019-4-30 16:21
[解决] 们！求帮助看看吧，关于modeolsim仿真问题	tangyutao 2019-4-23	01601	tangyutao 2019-4-23 18:54
[解决] 承接fpga项目，本科和研究生毕业设计	沛凝一鸣 2018-3-1	63129	ranqi 2019-2-23 20:25
[解决] 关于DC综合工具DFT设计的一些探讨和疑问	西门电工 2019-1-17	12349	kk2009 2019-1-31 05:51
[解决] 请问Verilog中的这个问题怎么处理？只能仿真不能综合.	冈崎君 2018-12-24	94040	iceinsky 2019-1-3 13:42
[解决] 关于网表仿真的一些探讨和疑问	西门电工 2018-12-25	23803	西门电工 2018-12-25 20:22
[解决] 同步多时钟综合问题 ...2	eda—wdy 2015-9-30	154835	Andy126 2018-12-24 14:01
[解决] 使用FPGA测试USB1.1的枚举	新嘴小王安子 2018-11-21	11888	ayamitek 2018-12-1 00:14
[解决] 关于win10无法设置".v"文件默认打开方式为Vim的问题	wownga 2018-11-25	01573	wownga 2018-11-25 21:12
[解决] 数字锁相环稳定性判据的推导 - [悬赏 20 信元资产]	user123random 2018-11-22	02161	user123random 2018-11-22 18:09
[解决] mc8051求教	wjj145 2010-5-17	53580	jeffej 2018-11-19 21:00
[解决] RGB LED内嵌驱动芯片项目，请有兴趣的联系我，微信：y949923367	samwell 2018-3-2	12421	吴静生 2018-11-16 14:17
[解决] extract dwc for free	qq993350321 2018-11-3	02000	qq993350321 2018-11-3 19:39
[解决] 数字IC	普雅花 2017-9-4	32130	Asura_dp 2018-9-4 18:17
[解决] 安装DC时遇到的一些问题及个人解决方法	蒋哈哈哈哈 2018-5-30	12076	蒋哈哈哈哈 2018-5-30 16:26

123 4 5 6 / 6 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 11 |主题: 30089|排名: 11

快速发帖

站长推荐 /2