设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收起/展开 收藏本版 (139) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 15 |主题: 30179|排名: 11 

讨论区只允许讨论交流不允许上传资料，更不允许任何形式的灌水！
新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
公告 公告: 大附件建议上传在云盘，然后分享链接（可以自行设定下载积分） jackzhang 2024-2-27    
[转贴] New MentorKG EFA 13.6.15 - 2019, 2012, 2010, 2009, 2008 - Install all the Mentor products you need attachment  ...23456..7 ricvadim 2020-3-8 6015543 289466080 2024-5-14 10:41
[转贴] Mentor Graphics HDL Designer 2015 win attachment  ...23 ricvadim 2016-8-15 269099 ic886 2024-5-4 17:14
[转贴] DownStream Products 2015.12 attachment ricvadim 2020-3-1 12037 ic886 2024-5-4 16:04
[转贴] CSMC_180nm attachment ricvadim 2020-3-5 93902 ic886 2024-5-4 15:44
[转贴] [经验] FPGA真的很难学吗？  ...23 orihard1 2018-12-20 258366 jason_vip1 2024-4-17 08:38
[转贴] 跨时钟域处理--最终详尽版【转载加收藏】 attachment  ...2345 王钰 2020-12-18 4515072 爱飞的鸟 2024-4-16 20:09
[转贴] mipi csi协议解析 nirvana_pear 2024-4-2 0226 nirvana_pear 2024-4-2 12:11
[转贴] UFS/DDR标准电子书分享 nirvana_pear 2023-11-26 0449 nirvana_pear 2023-11-26 15:11
[转贴] SRAM特性分析 attach_img nirvana_pear 2023-11-19 0517 nirvana_pear 2023-11-20 08:54
[转贴] vcs仿真覆盖率的收集与查看方法 nirvana_pear 2023-11-13 1462 霍格沃兹 2023-11-19 11:45
[转贴] 转：DC综合静态功耗优化与功耗密度 nirvana_pear 2023-11-2 1457 霍格沃兹 2023-11-9 17:39
[转贴] 基于FPGA的几种排序算法 yangxuchen 2018-4-2 32202 MARKcz 2023-11-3 07:52
[转贴] DC综合动态功耗优化之read saif nirvana_pear 2023-10-26 0437 nirvana_pear 2023-10-26 10:05
[转贴] VCS数模混合仿真之约束文件 nirvana_pear 2023-10-23 0431 nirvana_pear 2023-10-23 10:08
[转贴] formlity的形式化验证流程 nirvana_pear 2023-10-19 0510 nirvana_pear 2023-10-19 11:16
[转贴] DC综合之功耗优化流程(minpower flow)概述 nirvana_pear 2023-10-12 0631 nirvana_pear 2023-10-12 11:23
[转贴] coding style for datapath synthesis with DC nirvana_pear 2023-10-10 0485 nirvana_pear 2023-10-10 10:23
[转贴] 综合后的congestion分析演示 attach_img nirvana_pear 2023-9-22 0723 nirvana_pear 2023-9-22 22:16
[转贴] 转：DC综合原理与实践第二部分 attach_img nirvana_pear 2023-9-19 01250 nirvana_pear 2023-9-19 18:56
[转贴] DPT和cc corner的关系 nirvana_pear 2023-9-8 0449 nirvana_pear 2023-9-8 15:14
[转贴] 数字IC设计中的时钟 新人帖 peanut_cake 2023-8-24 0621 peanut_cake 2023-8-24 13:34
[转贴] IC设计流程及各阶段工具使用  ...2 风展位 2013-11-8 167936 江湖人92 2023-8-1 14:29
[转贴] visio waveform attachment V-V 2023-7-5 3794 intern7 2023-7-12 15:31
[转贴] FPGA中的上拉下拉电阻以及开漏推挽输出电路 attach_img zhongyan 2020-2-16 46101 john.jiang 2023-6-12 15:31
[转贴] vivado关联vscode的错误 attach_img acdc11 2023-4-25 2614 flyger 2023-4-26 11:12
[转贴] 关于AXI4总线的学习（转载）  ...2 wsz561208 2015-10-28 108522 jdfish 2023-4-25 14:33
[转贴] 分享一个好博客 attachment  ...23 zongkai2003 2010-9-17 2910137 huangluyang 2023-3-20 12:25
[转贴] Verilog FOR循环 实现 chenpenghjh3 2010-8-17 214059 stevenlicd 2023-3-10 09:26
[转贴] spacemacs fonts attachment  ...2 silencefpga 2019-4-18 104167 silencefpga 2023-1-17 00:11
[转贴] axi协议 attach_img 羽无芯 2021-3-31 13440 bt_zhao 2022-11-21 09:26
[转贴] Vivado的ila模块生成很慢是怎么回事？ attach_img helimpopo 2022-10-3 01202 helimpopo 2022-10-3 11:46
[转贴] FPGA如何入门 西湖水 2022-8-24 01170 西湖水 2022-8-24 17:14
[转贴] DW_minmax的实现 要你命3000 2020-4-19 43677 sss08_leon 2022-6-24 15:53
[转贴] Asynchronous FIFO Verilog Code PayPal 2020-7-4 52228 vsop 2022-4-17 17:59
[转贴] dc综合如何让input悬空 attach_img  ...2 goaheadxxt 2020-12-28 104194 CHEER5678 2022-4-8 10:16
下一页 »
12345下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-22 22:17 , Processed in 0.021350 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块