LVS 报错：Nothing in layout

Tdc0001 · 发表于 2025-11-27 11:45:15

user123random 发表于 2025-11-27 11:01
什么意思？

我不太明白您的回复。

就是你的layout库还是attach到PDK吗，可以去看一下

user123random · 发表于 2025-11-27 11:55:25

Tdc0001 发表于 2025-11-27 11:44
就是根据你原理图，DNW和PSUB端都是要接在一起的，看着你没有接，你没有开虚拟连接的话先全部接起来先吧 ...

这些 TAP 是 PDK 库本身自带的，不是自己加的。

还有，DNW 不是应该连接去 Vdd 的吗？PSUB 不是应该连接去 Vss 的吗？

Screenshot 2025-11-26 at 11.13.31 AM.png

Screenshot 2025-11-27 at 11.54.07 AM.png

Screenshot 2025-11-27 at 11.53.35 AM.png

user123random · 发表于 2025-11-27 12:01:43

Tdc0001 发表于 2025-11-27 11:45
就是你的layout库还是attach到PDK吗，可以去看一下

看看下面图片的第 151 行的 INCLUDE，好像已经 attach 到 PDK 了。

Screenshot 2025-11-27 at 12.00.10 PM.png

user123random · 发表于 2025-11-27 14:46:35

本帖最后由 user123random 于 2025-11-27 16:20 编辑

Tdc0001 发表于 2025-11-27 11:45
就是你的layout库还是attach到PDK吗，可以去看一下

我是从 layout view 执行 "Plan -> Generate -> Generate All From Source" 得到版图。

注：电路图 (schematic view) 的设置是使用 https://edg.uchicago.edu/software/tsmc/ 的 new library 和 new cell view 的方案。

acrofoxAgain · 发表于 2025-11-27 21:58:24

报告 Nothing in layout，就不是简单的 pin、label错误。就是根本没有读到版图数据。查一下Stream out的layer map有没有问题，或者有没有用错rule deck。如果导出数据的 layer map 与 calibre rule 文件中的 layer 对不上，就可能导致没有数据。

还可以把 Calibre 自动导出的 .calibre.db 文件 Stream In 进来看看怎么回事。

user123random · 发表于 2025-11-28 09:45:09

acrofoxAgain 发表于 2025-11-27 21:58
报告 Nothing in layout，就不是简单的 pin、label错误。就是根本没有读到版图数据。查一下Stream out的lay ...

calibre.db 里面是有版图的，但是跑 LVS 的时候就是检测不到任何版图的资料。

相关的 log 文档请看附件。

lvs_error_log.txt (41.12 KB , 下载次数: 4 )

calibre_db_import_stream_log.txt (8.04 KB , 下载次数: 5 )

Tdc0001 · 发表于 2025-11-28 09:58:22

user123random 发表于 2025-11-27 14:46
我是从 layout view 执行 "Plan -> Generate -> Generate All From Source" 得到版图。

注：电路图 (sche ...

1、关于掉库就是右击你的layout库，看看tech是否还是PDK的库

登录/注册后可看大图

或者你可以自己streamout看下，能不能跑同
2、对于前面说的连接，根据你提供的原理图N/P mos的DNW和PSUB是接到一起的，你可以看一下

Tdc0001 · 发表于 2025-11-28 10:37:09

1、如果你是直接跑的话，没有导出gds，可能就有前面说的掉库了，掉库可以这样看，在library对应的layout库右键->propertiels
2、前面说的DNW和PSUB根据原理图是接在一起的，一般来说就是应该接在一起，直接按普通的管子做个反相器然后最外圈给他围上DNW和PSUB就行了，如果自己随便做做那就无所谓