自建器件怎么过LVS

zhengdeyi20

用的pdk是smic40rf的

wesley_wan

   

zhengdeyi20 发表于 2025-11-26 11:20
用的pdk是smic40rf的

SMIC 的话，你lvs文件搜索 一下 “AREA  PNP”，看看PNP发射极面积定义

zhengdeyi20

   

wesley_wan 发表于 2025-11-26 14:01
SMIC 的话，你lvs文件搜索 一下 “AREA  PNP”，看看PNP发射极面积定义

好的 我看了一下lvs规则 感觉应该是面积的问题

zhengdeyi20

还有想问问大家在做项目自己画器件的时候做lvs提取器件的模型是自己定义一个还是把自己画的当作pdk里的一个模型进行提取

六山小子

   

zhengdeyi20 发表于 2025-11-26 09:24
我是照着pcell画的 各种标识层 pin也都不缺 但是就是不识别

如果你的cell不是PDK里面的， 那只能自己写LVS rule了

ljh065216

1是关键层不能少；而是层之间的关系不能错，甚至包边关系

Tdc0001

想验证是不是面积的问题，你直接把你自己做的面积缩到能调出来的面积，就能确认是不是了，如果同样的面积还是验不出来，就是识别层看漏了，或者识别层框的区域有问题

xwmBrave

调一个出来打散改

level90

   

zhengdeyi20 发表于 2025-11-26 15:22
好的 我看了一下lvs规则 感觉应该是面积的问题

没做过smic40rf ，不过做过smic40ll。
很多应该差不多，所以盲猜smic40rf和smic40ll一样对BJT尺寸是有限制的。
lv/mv只有 3² 4² 5² 10² 几种尺寸提供。
不建议用fab提供以外的尺寸。 当然，一定要那就自己定义DEVICE


DEVICE npn*  mainlayer DNW(COLL) pwell(BASE) mainlayer(EMIT) bulk_npn(BULK)
mainlayer需要根据自己需求也演算

调用CMARCO那就学smic rule仿写 DMARCO