在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: ivychou

CPPLL的滤波器设计问题

[复制链接]
发表于 2008-4-2 23:49:11 | 显示全部楼层
阿卡大家看到的空姐没法
发表于 2008-4-6 13:39:01 | 显示全部楼层
学到了很多东西啊,我还有一个很弱的问题:CPPLL与一般的PLL相比有什么优点?
发表于 2008-4-7 17:14:36 | 显示全部楼层
受益非浅
发表于 2008-5-13 21:23:56 | 显示全部楼层
讨论不错...
发表于 2008-5-14 15:07:51 | 显示全部楼层
楼主的p-p jitter应该是period-period jitter吧?对于100M-200MHz的输出,30ps p-p jitter其实不需要怎么关注了。
我能想到你用的是Ring VCO,只要环路不做的太差,没什么问题。
可参看National semiconductor的An Analysis andPerformance Evaluationof a Passive FilterDesign Technique forCharge PumpPhase-Locked Loops,有详尽的环路设计介绍。
发表于 2008-5-14 15:36:09 | 显示全部楼层
说的这么详细
发表于 2010-8-24 09:43:54 | 显示全部楼层
各位大侠,请问CPLL带宽一般怎么设计?
发表于 2020-8-4 21:56:53 | 显示全部楼层
这个老帖子高手多,学习学习
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 22:52 , Processed in 0.025295 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表