用于带隙基准的采样保持电路

青野c

电路目的：输入为带隙基准电压VREF（1.25V），经过采样保持电路后，能将输出精度维持在千分之五左右

整体架构、激励信号等信息如图，仿真结果显示问题如下：1、输出电压小于输入电压；2、随着采样保持周期的叠加，输出电压也在累加；3、通过调试dummy管并不能消除时钟馈通，使得输出电压在采样信号转变时还是有波动
还请各位佬们指导，或者可以推荐一些论文、书籍