比较器设计求问

924764754 · 发表于 2025-11-12 17:37:44

您需要登录才可以下载或查看，没有账号？注册

×

比较器设计中，因为放可以采用预置放大器+静态锁存器的结构来提高比较器的速度。但是这篇文章中把静态锁存器放在了前面，而放大器放在了后边，这样难道不会避开了二者的优势区间，性能变差吗。

PS:这篇是2015年TCAS I的文章，方向是单斜式ADC

924764754 · 发表于 2025-11-12 17:39:12

我不明白这样做的道理，希望大家不吝赐教

castrader · 发表于 2025-11-12 17:53:20

第一个电路只要是diode连接的PMOS比正反馈连接的PMOS宽长比大，就不算是静态锁存器，而依旧是提高了增益的比较器。但确实，第一级这样做完了再加一个OTA这样的第二级，实在是无法理解。

tetuget · 发表于 2025-11-14 15:37:17

第一级做不到对轨输出

924764754 · 发表于 2025-11-17 10:29:38

想了想了，应该是第一级只是用作交叉耦合放大器而非锁存器了

账号		自动登录	找回密码
密码			注册

[求助] 比较器设计求问