在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
楼主: 梓橦

[求助] SAR ADC每次比较时电容阵列的电平会降低

[复制链接]
 楼主| 发表于 昨天 17:42 | 显示全部楼层


   
迷路大脸猫 发表于 2025-11-11 16:41
你可以再排查下是Cgs还是Cgd,方法就是在vcvs处自己加Cgd。
当然实际上的C是会随着栅电压变化的,可能会不 ...


大哥您好,我按照你说的方法认为的加上电容以后发现他电容加载Cgs的图像和实际的图像相差不大,这个极有可能就是Cgs的沟道电荷引起的了,那面对这种情况的话,应该怎么处理啊?我看论坛里面大多都是处理回踢噪声的。还望您指点一下小弟
回复 支持 反对

使用道具 举报

 楼主| 发表于 8 小时前 | 显示全部楼层


   
迷路大脸猫 发表于 2025-11-11 16:41
你可以再排查下是Cgs还是Cgd,方法就是在vcvs处自己加Cgd。
当然实际上的C是会随着栅电压变化的,可能会不 ...


大哥您还在吗
回复 支持 反对

使用道具 举报

发表于 4 小时前 | 显示全部楼层


   
梓橦 发表于 2025-11-11 08:56
大哥我没太懂你说的那个差分和我理解的差分是一个东西不,就是我现在电容阵列本身是全差分的形式,您说的 ...


我记得拉扎维书上提到过,电荷分别注入到电容差分信号上,只引起共模电平的变化,相减之后就能抵消。我实际做SAR的时候单端电压也控制不住,但差分相减就好了
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-11-12 22:30 , Processed in 0.218574 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表